Устройство для контроля блоков памяти

 

Союз Советских

Социалистических

Республик

<1780050

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 20.12.78 (21) 2698790/18-24 (51)Ì. Кл.

G 11 C 29/00 с присоединением заявки ¹â€” (23) Приоритет—

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 151180, Бюллетень ¹ 42

Дата опубликования описания 1811.80 (53) УДК 681. 3 (088.8) (72) Авторы изобретения

В.К.Чупрыгин, Д.М.Розина, A.Ñ.Êað÷àæêèí, В.Т.Паюнов и А.A.Ìàðþøêèí (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для контроля информации, хранящейся в блоках памяти. 5

Известно устройство для контроля блоков памяти (1 использующее для обнаружения ошибок избыточную информацйю, передаваемую вместе с основной. 10

Недостатком такого устройства является.его сложность.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля блоков памяти (2),содержащее блок элементов И, сдвиговый регистр и дешифратор.

Недостатком устройства является его сложность.

Целью изобретения является упро- 2О щение устройства. укаэанная цель достигается тем, что устройство содержит счетчик импульсов, выходы которого подключены к входам первого элемента И, и 25 второй элемент И, информационные входы которого подключены соответственно к выходам блока элементов И, а выход — к информационному входу сдвигового регистра, устанотзочным ь:) 11 Я

2 входом подсоединенного к первому входу "сброс" устройства, а выходами — к соответствующим информационйым входам дешифратора, управляющий вход которого подключен к опросному входу устройства, первый информационный выход дешифратора подключен к первому информационному выходу устройства, второй информационный выход дешифратора — к информационному входу счетчика импульсов, управляющий вход которого соединен со вторым входом "сброс" устройства, а выходами с входами блока элементов И соответственно, выход первого элемента И соединен с вторым информационным выходом устройства, управляющий вход второго элемента И подключен к входу синхронизации устройства.

Блок-схема предлагаемого устройства представлена на чертеже.

Устройство содержит эадатчик 1 информации, блок 2 элементов И, счетI чик 3 импульсов, первый и второй логические элементы И 4 и 5, сдвиговый регистр 6, дешифратор 7, первый 8 и второй 9 входы "сброс" устройства, входы устройства опросный 10 и синхронизации 11, первый 12 и второй

13 информационные выходы устройства.

780050

Устройство работает следующим образом.

По снятию команды "сброс" с входа

9 устройства запускается счетчик 3, который начинает генерировать на — своих выходах определенную последо" вателЬйость" -чисел в двоичном коде, начиная с нуля. Информация блока памяти, представляющая собой цифры ограниченного натурального ряда поразрядно появляется на одном из входов блока 2 синхронно с сигналом на входе 11 устройства,"на другие входы блока 2 поразрядно поступает информация со счетчика 3. Блок. 2 потактно формирует единицы на выходах, соответствующих разрядам кода контролируемой информации при поразрядном совпадении его с кодом счетчика 3.

Этот сигнал через элемент 5 в соответствии с частотой синхронизации поступает на регистр б и запускает

его. При несбвпадении кодов сигнал на выходе элемента 5 не образуется.

По окончании считывания всего кода контролируемой информации на вход 10 устройства поступает сигнал

"опрос", который разрешает опрос дешифратором 7 первого и второго разрядов регистра б. В случае положительного результата контроля на входы дешифратора 7 поступает код "10", по которому он подает на счетчик 3 сигнал, разрешающий генерацйю следующей цйфры. Во всех:остальных случаях дешифратор формирует сигнал

"ошибка", поступающий на выход 12 устройства и останавливающий процесс контроля.

Сигнал "норма" йрй йоложйтгельном результате контроля формируется элементом И 4 по коду, генерируемому счетчиком, после окончания формирования им эталонного кода.

Изобретение позволяет уменьшить число комплектующих элементов и обеспечивает упрощение устройства.

Формула изобретения

Устройство для контроля блоков памяти, содержащее блок элементов

И, сдвиговый регистр и дешифратор, ь т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно

® содержит счетчик импульсов, выходы которого подключены к входам первого элемента И, и второй элемент И, информационные входы которого подключены соответственно к выходам

1» блока элементов И, а выход — к информационному входу сдвигового регистра, установочным входом подсоединенного к первому входу "сброс" устройства, а выходами — к соответщ ствующим информационным входам дешифратора, управляющий вход которого подключен к опросному входу устройства, первый информационный выход дешифратора подключен к первому информационному выходу устройства, второй информационный выход дешифратора — к информационному входу счетчика импульсов, управляющий вход которого соединен со вторым входом

"сброс" устройства, а выходы — с входами блока элементов И соответственно, выход первого элемента И соединен с вторым информационным выходом устройства; управляющий вход второго элемента И подключен к входу синхронизации устройства.

Источники информации, принятые во внимание при экспертизе

1.Патент ФРГ гг. 2015345, кл. G 06 F 11/12, 1975. щ 2.Патент Японии Р 48-33540, кл. G 06 F 11/00, 1973 (прототип).

12

Составитель.И.Алексеев

Редактор Л.Морозова Техред Н.Граб Корректор,И.Муска

Заказ 9331/17 Тираж бб2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

-- 113035, Москва, Ж"35, Раущская наб., д.4/5 филиал ППП"Патент", г;ужгород,ул.Проектная„4