Устройство для программированияблоков постоянной памяти

 

(i i) 794667

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Сопиалисткческих

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 12.02.79 (21) 2738433/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 07.01.81. Бюллетень № 1 (45) Дата опубликования описания 07.01.81 (51) М,К .

G 11С 17/00

Государстееииый комитет

СССР по делам изобресеиий и открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

В. Н. Абалтусов, Е. П. Балашов, Е. Е. Владимиров, В. В. Городецкий и В. А. Матросов

Всесоюзный научно-исследовательский и конструкторский институт научного приборостроения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ БЛОКОВ

ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к области вычислительной техники и может быть использовано для программирования способом «выжигания» матриц постоянных запоминающих устройств (ПЗУ) на больших интегральных схемах (БИС) с нихромовыми связями, а также резисторных матриц ПЗУ с плавкими связями различных устройств и систем, предназначенных для автоматизации научных исследований в области биологии, а также в автоматике, радиотехнике, телеметрии и т. д.

До недавнего времени программирование матриц ПЗУ на БИСах осуществлялось на технологическом уровне заводом-изготовителем ПЗУ, а потребитель получал готовые

ПЗУ с фиксированной информацией. В настоящее время как у нас в стране, так и за рубежом подготавливаются к серийному .выпуску матрицы на БИСах с нихромовыми связями, а также резисторные матрицы

ПЗУ с плавкими связями, содержащие все элементы памяти. Освоение данных матриц ,ПЗУ позволит потребителю самому фиксировать в матрицах требуемую информацию способом «выжигания» связей, что даст большой экономический эффект и увеличит сферу использования и гибкость в применении матриц ПЗУ на БИСах (1).

Однако устройства для автоматического программирования матриц ПЗУ способом

«выжигания» связей не известны.

Известно устройство для ручного «выжигания» связей резисторных матриц ПЗУ с плавкими связями (21.

Оно содержит тумблеры, одни концы которых объединены и соединены с шиной питания, а другие соединены с соответству(O ющими первыми входами резисторной матрицы ПЗУ с плавкими связями, стрелочный прибор типа миллиамперметра, один контакт которого подключен к одному из вторых входов резисторной матрицы, а другой — через источник питания к шине нулевого потенциала.

Устройство позволяет проводить программирование резисторных матриц ручным переключением соответствующих тумблеров.

Однако оно не позволяет проводить автоматическое программирование матриц ПЗУ способом «выжигания»; имеет низкую производительность труда; затрудняет программирование матриц с большим объемом информации; не обеспечивает контроля достоверности информации и ее защиты и не обеспечивает проведения автоматического условного перехода по признаку «конец выжигания» к следующему адресу програм30

794667

Наиболее близким из известных go технической сущности к изобретению является устройство для управления подпрограммами, содержащее блок памяти, блок сравнения, регистры начального и конечного адресов подпрограммы, блоки элементов И, переключатели режимов и счетчик номеров команд, выход которого подключен к входу блока памяти и первым входам блоков сравнения, Второй вход первого блока сравнения соединен с выходом регистра конечного адреса подпрограммы. Выход регистра начального адреса подпрограммы через первый блок элементов И соединен с первым входом счетчика номеров команд. Управляющий вход первого блока элементов

И через переключатель режимов подключен к выходу второго блока сравнения. Выход регистра адресов команды перехода подключен к второму входу второго блока сравнения и через второй блок элементов И к второму входу счетчика номеров команд.

Управляющий вход второго блока элементов И соединен с выходом первого блока сравнения. Блок памяти содержит дешифратор адресов, первый блок адресных усилителей, входы которого соединены с выходами дешифратора адресов, первый блок накопителей, одни входы которого соединены с выходами первого блока адресных усилителей, первый блок разрядных усилителей, выходы которого соединены с другими входами первого блока накопителей информации, а входы первого блока разрядных усилителей соединены с выходами пульта управления, блок сравнения, блок схем И и счетчик адресов (3).

Это устройство не позволяет осуществлять автоматическое программирование потребителем матриц ПЗУ на БИСах способом «выжигания» связей; обеспечить достаточную достоверность и защиту информации при программировании матриц ПЗУ способом «выжигания» связей; формировать признаки «конец выжигания» и осуществлять условный переход по этому признаку к следующему адресу программы.

Целью изобретения является расширение области применения устройства за счет осуществления программирования потребителем, повышения достоверности и надежности записи, Поставленная цель достигается тем, что в устройство для программирования блоков постоянной памяти, содержащее счетчик адресов, первый вход которого соединен с первым выходом пульта управления, дешифратор адреса, одни из входов которого соединены со вторыми выходами пульта управления, другой вход дешифратора адреса подключен к второму входу счетчика адресов и первому выходу блока управления, связанный с пультом управления, первый блок адресных усилителей, входы которого соединены с выходами дешифратора адре5

25 зо

65 са, цердый блок памяти, одни из входов которого соединены с выходами первого блока адресных усилителей, блок сравнения, первые входы которого соединены с выходами первого блока памяти и первыми входами блока элементов И, второй вход блока элементов И подключен к первому выходу блока сравнения, второй выход которого связан с блоком управления и пультом управления, выходы блока элементов

И соединены с разрядными шинами и третьими выходами пульта управления, шину нулевого потенциала и шину питания, введены второй адресный блок усилителей, второй блок памяти, два блока разрядных усилителей, блок расширителей импульсов, два блока токовых ключей, элемент ИЛИ вЂ” НЕ и ограничительный элемент, один вывод которого соединен с шиной нулевого потенциала, а другой вывод — с первым выходом первого блока токовых ключей и одним из входов элемента ИЛИ вЂ” НЕ. Вторые выходы первого блока токовых ключей и выходы второго блока токовых ключей соединены с выходами устройства. Первый вход второго блока токовых ключей соединен с шиной питания. Вторые входы второго блока токовых ключей и входы первого блока токовых ключей соединены с выходами блока расширителей импульсов, входы которого соединены с выходами блока элементов

И. Выходы блоков разрядных усилителей соединены соответственно с другими входами первого блока памяти и одними из входов второго блока памяти, выходы которого подключены к вторым входам блока сравнения. Входы второго блока памяти соединены с выходами второго блока адресных усилителей, входы которого соединены с выходами дешифратора адреса. Вторые входы блоков разрядных усилителей соединены с третьими выходами пульта управления и разрядными шинами. Третьи входы блоков разрядных усилителей связаны с блоком управления.

На чертеже изображена функциональная схема предложенного устройства.

Оно содержит счетчик адресов 1, пульт управления 2, дешифратор адресов 3, блоки усилителей 4 и 5, блоки памяти 6 и 7, блоки разрядных усилителей 8 и 9, разрядные шины 10, блок сравнения 11, блок элементов

И 12, расширитель импульсов 13, блоки токовых ключей 14 и 15, шину питания 16, ограничительный элемент 17, элемент ИЛИ

НЕ 18, блок управления 19, шину нулевого потенциала 20.

Перед началом работы потребитель матриц (ПЗУ) на (БИСах) с обычными или нихромовыми перемычками или матриц резисторного И ПЗУ с плавкими связями, в соответствии с требуемой программой хранения постоянной информации, составляет, многофункциональные таблицы истинности, которые являются спецификацией содержи794687

15

5 мого матриц ПЗУ. Затем осуществляется программирование матриц ПЗУ с помощью предложенного устройства.

Устройство для программирования блоков постоянной памяти работает следующим образом.

По начальной установке счетчик адреса

1 с помощью пульта управления 2 и блока управления 19 устанавливается в исходное состояние. Затем по команде «Ввод» производится прием информации, поступившей через входные разрядные шины 10 в блоки разрядных усилителей 8 и 9. Одновременно с этим код адреса со счетчика адреса 1 через пульт управления 2 поступает на вход дешифратора адреса 3, где дешифрируется и подается в блоки усилителей 4 и 5. При помощи выбранных усилителей 4 и 5 выбираются соответствующие адреса ячеек блока в памяти б и 7, в которые параллельно по каждому адресу в отдельности записывается информация блоков усилителей 8 и 9.

После этого содержимое счетчика адреса

1 увеличивается на единицу, и аналогично новая информация, поступившая в блоки усилителей б и 9, записывается в следующую ячейку блоков памяти 6 и 7 и т. д.

При этом ввод информации в блоки памяти

6 и 7 может осуществляться как автоматически в цикле от счетчика адреса 1, так и одиночно от пульта управления 2 последовательно по каждому адресу или по любому произвольному адресу.

Затем по команде «Программа» производится считывание информации из блоков памяти 6 и 7, которое как и в предыдущем случае, можно осуществлять автоматически или одиночно. По коду адреса, поступившему на вход дешифратора адреса 3 и продешифрированному последним, сработают соотвегствующие адресные усилители блоков усилителей 4 и 5, и информация с выбранной ячейки первого блока памяти 4 информации поступит на блок элементов И 12 и на одни входы блока сравнения 11, на другие входы которого поступит информация со второго блока памяти /. Если информация, поступившая на входы блока сравнения 11 с блоков памяти б и 7, неодинакова, то блок сравнения 11 вырабатывает сигнал

«Не равно», который поступает в блок управления 19. По этому сигналу блок управления 19 проведет прерывание цикла, и матрица 21 11ЗУ будет защищена от «выжигания» ложной информации. При этом на пульте управления 2 проиндицируются

«Сбой» и код адреса сбойной информации.

Если информация, поступившая на входы блока сравнения 11, одинакова, то блок сравнения 11 вырабатывает сигнал «Равно», который поступает в блок элементов И

12. Затем информация по цепям регенерации через блоки усилителей 8 и 9 перезаписывается в выбранные ячейки соответст20

60 венно первого б и второго 7 блоков памяти, а через блок расширителей 13 импульсов выдается в блоки токовых ключей 14 и 15.

Блоки токовых ключей 14 и 15 включены по токовой схеме И, и нагрузками их являются элементы памяти 22 матрицы ПЗУ 21.

Поэтому при срабатывании выбранных токовых ключей блоков 14 и 15 импульс тока пройдет от шины питания 16 через соответствующий токовый ключ блока 15, через выбранный элемент памяти 22 матрицы

ПЗУ 21, через токовый ключ блока 14, через ограничительный элемент 17 к шине нулевого потенциала 20. При этом амплитуда импульса тока, установленная с помощью ограничительного элемента 17, подобрана таким образом, что произойдет «выжигание» или самого элемента памяти 22 или его обычной, или нихромовой перемычки матрицы ПЗУ 21 на БИСах или «выжигание» плавкой связи в резисторных матрицах ПЗУ. По окончании «выжигания» с выхода элемента ИЛИ вЂ” НЕ 18 на вход счетчика адреса 1 поступит сигнал разрешения перехода к следующему адресу и т. д. до тех пор, пока все элементы памяти 22 матрицы ПЗУ 21 не будут запрограммированы в соответствии с многофункциональной таблицей истинности.

Предложенное устройство для программирования матриц ПЗУ позволяет проводить автоматическое программирование не заводом-изготовителем, а непосредственно самим потребителем. Это позволяет достигнуть большой экономической эффективности, гибкости в использовании, повысить производительность труда и расширить сферу применения ПЗУ.

Так, кроме традиционного хранения констант, микропрограмм и преобразований, потребитель может широко использовать

ПЗУ для упрощения комбинационных и последовательных синхронных и асинхронных схем в различных машинах и устройствах как вычислительной техники, так и автоматического управления и регулирования.

При этом предложенное устройство позволяет определить момент окончания «выжигания» и произвести переход к следующему адресу программы, что повышает достоверность и надежность «выжигания» элементов памяти матриц ПЗУ.

Предложенное устройство также позволяет повысить достоверность записи программы в матрицу ПЗУ и надежность работы устройства в целом. При выпуске изделий в количестве 200 штук может быть достигнут экономический эффект порядка

100 тысяч рублей, Формула изобретения

Устройство для программирования блоков постоянной памяти, содержащее счетчик адресов, первый вход которого соединен

794667

Составитель А. Воронин

Редактор Л, Утехина Техред А. Камышникова Корректоры: О. Силуянова и А. Степанова

Заказ 43/16 Изд. № 149 Тираж 661 Подписное

HllQ «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 с первым выходом пульта управления, дешифратор адреса, одни из выходов которого соединены со вторыми выходами пульта управления, другой вход дешифратора адреса подключен к второму входу счетчика 5 адресов и первому выходу блока управления, связанный с пультом управления, первый адресный блок усилителей, входы которого соединены с выходами дешнфратора адреса, первый блок памяти, одни из вхо- 10 дов которого соединены с выходами первого блока адресных усилителей, блок сравнения, первые входы которого соединены с выходами первого блока памяти и первыми входами блока элементов И, второй вход блока элементов И подключен к первому выходу блока сравнения, второй выход которого связан с блоком управления и пультом управления, выходы блока элементов И соединены с разрядными шинами и третьими выходами пульта управления, шину нулевого потенциала и шину питания, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет осуществления программирования потребителем, повышения достоверности и надежности записи, в него введены второй блок адресных усилителей, второй блок памяти, два блока разрядных усилителей, блок расширителей импульсов, два блока 30 токовых ключей, элемент ИЛИ вЂ” НЕ и ограничительный элемент, один вывод которого соединен с шиной нулевого поТенциала, а другой вывод — с первым выходом первоro блока токовых ключей и одним из входов элемента ИЛИ вЂ” HE, вторые выходы первого блока токовых ключей и выходы второго блока токовых ключей соединены с выходами устройства, первый вход второго блока токовых ключей соединен с шиной питания, вторые входы второго блока токовых ключей и входы первого блока токовых ключей соединены с выходами блока расширителей импульсов, входы которого соединены с выходами блока элементов И, выходы блоков разрядных усилителей соединены соответственно с другими входами первого блока памяти и одними из входов второго блока памяти, выходы которого подключены к вторым входам блока срав. пения, входы второго блока памяти соединены с выходами второго блока адресных усилителей, входы которого соединены с выходами дешифратора адреса, вторые входы блоков разрядных усилителей соединены с третьими выходами пульта управления и разрядными шинами, третьи входы блоков разрядных усилителей связаны с блоком управления.

Источники информации, принятые во внимание при экспертизе

1. Проспект фирмы «Harric Semiconductor, 1975 — 1977.

2. «Electronic Design», № 13, 1971.

3. Авторское свидетельство СССР № 477411, кл. G 06F 9/18, 04.10.73 (прототип).