Устройство для демодуляциидвоичных сигналов

 

ч794767

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено 09.01.79 (21) 2714086/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

Н 04 L 27/ 22

Государственный комитет по делам изобретений и открытий

Опубликовано 07,01.81. Бюллетень № 1

Дата опубликования описания 07.01.81 (53) УДК 621.394. .62 (088.8) (72) Авторы изобретения

Б. И. Николаев и В. Г. Карташевский (71) Заявитель Куйбышевский электротехнический институт связи (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ

ДВОИЧНЫХ СИГНАЛОВ

Ф

Ф г

Изобретение относится к технике радиосвязи и может использоваться в системах передачи дискретной информации по каналам связи с рассеянием энергии принимаемых сигналов во времени и по частоте.

Известно устройство для демодуляции двоичных сигналов, содержащее перемножители, выходы которых соединены через сумматоры с входами вычитающих блоков, первый дополнительный сумматор, блок оценки импульсной реакции и линию задержки, вход которой соединен с выходом блока преобразования входного сигнала, второй дополнительный сумматор, выход которого соединен с входом дискриминатора уровня сигнала, регистр сдвига, выходы которого соединены с первыми входами одних перемножителей i(11.

Однако известное устройство имеет низкую достоверность.

Цель изобретения — повышение достоверности.

Для этого в устройство для демодуляции двоичных сигналов, содержащее перемножители, выходы которых соединены через сумматоры с входами вычитающих блоков, первый дополнительный сумматор, блок оценки импульсной реакции и линию задержки, вход которой соединен с выходом блока преобразования входного сиг2 нала, второй дополнительный сумматор, выход которого соединен с входом дискриминатора уровня сигнала, регистр сдвига, выходы которого соединены с первыми

5 входами одних перемножителей, введены реле, ключ и счетчик, выходы которого соединены с первыми входами других перемножителей, вторые входы которых соединены с вторыми входами одних перемноlo жителей и выходами блока оценки импульсной реакции, вход которого соединен с одним выходом линии задержки, другие выходы которой соединены с дополнительными входами соответствующих вычитаюц5 щих блоков, выходы которых через первый дополнительный сумматор соединены с входом второго дополнительного сумматора, причем выход дискриминатора уровня сигнала соединен с первым входом ключа, выход которого через реле соединен с входом регистра сдвига, а соответствующий выход счетчика соединен с вторым входом ключа.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство содержит блок 1 преобразования входного сигнала, блок 2 обработки сигналов, состоящий из линии 3 задержки, Зо блока 4 оценки импульсной реакции, вычи7047Â7

T3Iotll1l x t).IoKoB 5, ci> мматоров 6, первого дополнительного сумматора 7 и перемножителей 8; счетчик 9, регистр 10 сдвига, второй дополнительный сумматор 11, дискриминатор 12 уровня сигнала, ключ 13, реле 14.

Устройство работает следующим образом.

Сигнал с выхода канала связи поступает на вход блока 1. Здесь сигнал подвергается взаимно-однозначному линейному преобразованию такому, чтобы каждому отрезку входного сигнала длительностью Т соответствовал набор чисел (отсчетов компонент), которые поступают на входы блоков 2 в виде напряжений, постоянных на интервале Т и сменяемых на границе между интервалами. Блок 1 в случае видеосигнала представляет собой устройство выборки отсчетов и запоминания их на время Т, а в случае радиосигнала должен содержать два синхронных детектора, работающих в квадратуре, и два устройства выборки отсчетов. В обоих случаях количество выходов блока 1 равно п = 2F Т. Ли. ния 3 представляет собой дискретно-аналоговую линию задержки, во всех отводах которой происходит одновременная смена отсчетов сигнала на границе между соседними тактовыми, интервалами.

Таким образо на протяжении интервала обработки Г, в распоряжении демодулятора в «застывшем» виде имеются М отсчетов (вектор) входного сигнала на М выходах линии задержки — и М отсчетов импульсной реакции канала на М выходах

Т3 блока 4, где М вЂ „ целое число, характеризующее время рассеяния Т> и равное числу выходов линии задср>кки, а также числу ячеек памяти в блоке оценки им пульсной реакции канала. Обозначая х <,, — отсчет сигнала на интервале Т, в

1 -ом отводе линии (k = 1, 2,, М); gr

1-й отсчет реакции канала (1 = 1, 2, ..., M); а, — знак i-й информационной посылки (а, 1) имеем х,,= а „ i ц + а, qg+... + а, „„ Чм+ UK х;„=) а;,-, q - - L „, (1) е1 где х,. = 1х; „.) — вектор сигнала;

U, — помеха.

Счет отводов в линии задержки ведется справа налево. Из (1) следует, что в каждом отводе линии задержки содержится составляющая сигнала, обусловленная искомым знаком а, . Например, в «k» отводе такой составляющей является: а; q „, (2)

Задача предложенного устройства состоит в том, чтобы выбрать такое из двух значений а,, которое наилучшим (в смысле избранного критерия) образов удовлет= d (Х, — Х » i ) и соответствующего

35 ему знака ai< и так далее.

Описанная процедура работы может быть охарактеризована как обработка сигнала в целом на интервале рассеяния NT с поэлементным принятием решения.

40 В блоке 4 производится оценка импульсной реакции канала в форме отсчетов данной компоненты этой реакции. В случае, когда в составе принимаемого сиг нала присутствуют испытательные импуль45 сы, защищенные с обеих сторон пассивными защитными интервалами, блок 4 представляет собой устройство выборки отсчетов и распределения их по отдельным ячейкам памяти, число которых равно М.

50 Блоки 5 производят вычитание отсчетов входного сигнала Х; из вариантов о>кидаемого сигнала Х;,, формируемых матрицей перемножителей 8 и сумматоров 6. В перемножителях 8 производится умножение отсчетов импульсной реакции q на знаки

a +y = +1, следовательно, перемно>кители 8 представляют собой ключи, подающие отсчеты реакции q, с выходов блока 4 на

60 входы сумматоров 6.

Управление перемножителями 8 производится от счетчика 9 и от регистра 10. И структурно, и функционально сумматоры б и перемножители 8 образуют матрицу, на

55 входе которой действует вектор (столбец) 5 0

115 жо

4 ворнт всей системс равенств (I) го всех компонентах принятого сигнала.

Эта задача решается следующим образом. Считая q, известным точно, осущест вляется перебор всевозможных комбинаций последующих символов а + (j = 0,1, ..., М1) в предположении, что решение о знаках предыдущих символов а;;. (уже вынесено с достоверностью. Для каждого набора а (;,), в соответствии с (1), но без помехи, вычисляются Х,, для всех компонент сигнала (r-номер набора). Фиксируется тот набор а (+/1,, которому соответствует Х i „ближайший к Х>.

Мера близости устанавливается с помощью некоторого нелинейного функционала а от разности (Xi, — Х, ). В простейшем случае этой мерой может быть геометрическое расстоянис в Эвклидовом пространстве упорядоченных отсчетов сигнала. После того, как найден набор знаков, которому соответствует минимальное

d, из этого набора удерживается лишь искомый знак а,, который поступает на выход, как окончательное рсшение. На следующем (1+ 1) Р. тактовом интервале а, считается уже известным, а знаки а;+и снова подвергаются перебору, с целью выявления минимального d< i,„

794767

5 отсчетов реакции G = (1,}, а на выходе образуется вектор ожидаемого сигнала Х!, Хс,,= (A) G. (3)

Матрица fA) образована двоичными коэффициентами а!+у, причем ее верхняя треугольная часть составлена из известных знаковых коэффициентов (а! g, j ) 1), получаемых от регистра 10 и постоянных на интервале Т; нижняя треугольная часть составлена из неизвестных знаков (а.+;

j) 1), получаемых от счетчика 9 и полностью перебираемых на интервале Т; главная диагональ образована искомым знаковым коэффициентом а!, получаемым от счетчика 9 и получающим в течение Т два значения: в течение одной половины интервала а, = +1, другой — а — — — 1, безразлично в какой последовательности.

Счетчик 9 должен в течение Т выдать одну за другой все 2" комбинаций (наборов) знаковых коэффициентов а (z+j)p, безразлично в какой последовательности.

Счетчик 9 может представлять собой, например М-разрядный двоичный счетчик, запускаемый с частотой f = 2 "/,. В ходе счета на выходах счетчика будут иметь место одна за другой все 2" возможных комбинаций двоичных знаков. Если счетчик выполнен па триггерах, то в качестве управляющих сигналов для коммутации пер ем нож ителей 8 удобно использовать противофазные выходы триггеров.

С выходов блоков 5 на входы сумма. тора 7 поступают разности вида Х!,„,, Х!,, j в сумматоре 7 производится сложение квадратов этих разностей и получение квадрата нормы разности ожидаемого и пришедшего сигналов. м

d (Х!,— Х,) = ()Хg,ã — Х,)(= У(xs,,— к=!

x;,ê) . (4)

При выборе другой метрики в пространстве отсчетов в сумматоре 7 производится другая нелинейная операция, например сложение модулей разностей м

d (х !,, — х < ) =-, х j !,, — х s, I . (5) к=!

Выбор метрики определяется в первую очередь статистикой аддитивного шума в канале, При белом гауссовом шуме критерий максимального правдоподобия приводит к правилу (4). При наличии импульсных помех может оказаться оптимальной метрика

d (Хю,r Х!) = Мах)Х с,к,г Х у,к (. (6)

В сумматоре 7 заканчиваются операции, связанные с одной компонентой сигнала. В других блоках 2, общее число которых и = 2FT, производятся точно такие же операции над остальными компонентами сигнала. Блок 2 абсолютно одинаковы и взаимозаменяемые. Их можно рассматривать как независимые ветви разнесения при приеме одной и той же информации.

Для оптимального когерентного сложения этих ветвей разнесения достаточно сложить выходы первых дополнителы|ых !!1 сумматоров 7 в сумматоре 11, и рассматривать результат второго сложения как норму общего пМ-мерного вектора разности ожидаемого z;„è канального z! curgg налов. Такое сложение правомерно при метриках (4) и (5). При метрике (6) вместо второго дополнительного сумматора 11 снова должно быть использовано устройство, реализующее (6) .

Дискриминатор 12 должен определить момент, когда очередной шаг перебора счетчика 9 приведет к появлению сигнала

z !,, наименес отличающегося от канального сигнала z;, т. е. выдать импульс в тот момент, когда на выходе сумматора 11 появится минимальный результат с начала текущего интервала Т. Дискриминатор 12 может, например, содержать пиковый дещ тектор падающего напряжения и индикатор тока разряда конденсатора. В начале интервала Т конденсатор заряжен до наибольшего возможного напряжения. По мере прихода на дискриминатор 12 очередных результатов суммирования напряжение на конденсаторе понижается до очередного уровня, если он ниже остаточного напряжения на предыдущем шаге, илп сохраняет свое прежнее значение, если оп

4р равен или вы!пс остаточного напряжения.

Индикатор тока разряда конденсатора выдает импульс каждый раз, когда происходит разряд конденсатора, хотя бы на малую величину напряжения. Таким обра45 зом, к концу интервала Т на конденсаторе остается напряжение, численно равное минимальному расстоянию между входным и

r-ым ожидаемым сигналом, а на выходе дискриминатора 12 имеется один или не,5о cKQAbKQ HMIIgo!bcoB, HpoHcxo)UIIIJHx B Моменты времени, соответствующие более

«тссному» приближению к!,, к z;. Последний из этих импульсов соответствует бли35 жайшему из z;,. Каждый раз при появлении импульса на выходе дискриминатора

12 открывается ключ 13, и то значение а!, которое в момент появления очередного импульса имеет место на главном выходе счетчика 9, записывается в реле 14. В течение Т реле 14 будет получать противоречивыс «приказы», однако к концу Т в реле 14 окажется записанным то значение а,, которое соответствует наиболее близко794767

40 му к „к z,. Таким обазом, логика работы устройства такова, что к концу i-го интервала на входе регистра 10 появится символ а — первый из комбинации

{ а +,), соответствующей о>кидаемому к;„ближайшему к z;. В конце i-го ин" тервала Т регистр 10 перепишет это значение а в свою первую ячейку, и на следующем (i+ 1) -М интервале только что зарегистрированное а, станет «работать» в качестве уже известного символа а; прочие ячейки регистра также получат новое содержание от соседних слева ячеек; на входе и выходах линии 3 произойдет обновление аналогичных отсчетов, дискриминатор 12 будет возвращен к исходному состоянию. Эти операции осуществляются синхронно по команде из блока управления. Ритм работы блока 4 подчинен цикловому периоду (например, моментам прихода испытательных импульсов).

Остальные блоки не содержат элементов памяти, являются безинерционными и в управлении не нуждаются.

Выходом всего предложенного устройства является первая ячейка регистра 10.

Таким образом, преимущество предлагаемого устройства перед аналогичными техническими решениями заключается в повышении достоверности демодуляции при сохранении относительной простоты устройства, в снижении задержки сигнала в демодуляторе, в устранении флуктуаций фронтов выходного дискретного сигнала, которые могли быть при переходе с луча на луч, а в связи с этим в отсутствии ошибок типа сдвига, в расширении допустимого интервала рассинхронизации — и, как следствие, в повышении надежности и жизнеспособности всей системы связи, по5 о

20 . 2 0

Зо

35 строенной на базе данного предлагаемого устройства.

Формула изобретения

Устройство для демодуляции двоичных сигналов, содержащее перемножители, выходы которых соединены через сумматоры с входами вычитающих блоков, первый дополнительный сумматор, блок оценки импульсной реакции и линию задержки, вход которой соединен с выходом блока прсобразования входного сигнала, второй допол нительный сумматор, выход которого соединен с входом дискриминатора уровня сигнала, регистр сдвига, выходы которого соединены с первыми входами одних перемножителей, отличающееся тем, что, с целью повышения достоверности, введены реле, ключ и счетчик, выходы которого соединены с первыми входами других персмножителей, вторые входы которых соединены с вторыми входами одних перемножителей и выходами блока оценки импульсной реакции, вход которого соединен с одним выходом линии задержки, другие выходы которой соединены с дополнительными входами соответствующих вычитающих блоков, выходы которых через етый дополйительный сумматор соединены с входом второго дополнительного сумматора, причем выход дискриминатора уровня сигнала соединен с первым входом ключа выход которого через реле соединен с входом регистра сдвига, а соответству|ощий выход счетчика соединен с вторым входом ключа.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 341170, кл. Н 04 В 15/00, 1970 (прототип).

794767

Составитель Е. Голуб

Техред И. Пенчко

Корректор Л. Куклина

Редактор Г. Петрова

Подписное

Заказ 8674

Изд. № 101 Тира к 712

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035. Москва, 7К-35, Раушская наб., д. 4/5

Загорская типография Упрполиграфпздата Мособлисполкома