Устройство для считывания информа-ции из динамического матричногонакопителя

 

Союз Соаетскик

Сецйалнстнческид

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

«i>798996 (61) Дополнительное к авт. саид-ву (22) Заявлено 281278 (21) 2703087/18-24 с присоединением заявки М? (23) Приоритет (51)М. Кл З

G 11 С 7/00

Государственный комитет

СССР по деяам изобретений и открытий

Опубликовано230181. Бюллетень М 3 (53) УДК 681 327 67 (088. 8) Дата опубликования описания 230181 (72) Авторы изобретения

В.Д. Мещанов и Н.А. Телицын !

,„, I, (7! ) Заявитель (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

ИЗ ДИНАМИЧЕСКОГО МАТРИЧНОГО НАКОПИТЕЛЯ

Изобретение относится к вычислительной технике и может быть использовано при создании интегральных динамических оперативных запоминающих устройств (ОЗУ) . 5

Известны устройства для считывания информации из динамических матричных накопителей, входящих в состав интегральных ОЗУ.

Одно из таких устройств содержит 10 в каждом столбце матричного накопителя дифференциальный усилитель, выполненный на триггере статического типа, и дешифратор строк, дешифратор столбцов, блок ввода-вывода информа- т5 ции, блок управления, выходы которого подключены к;управляющим, входам обоих дешифраторов и блоков (l).

Недостатком такого устройства является большая потребляемая мощ- 2О ность иэ-эа протекания сквозного тока при считывании и записи через дифференциальные усилители.

Наиболее близким техническим решением к предлагаемому является устрой- 25 ство для считывания информации из динамического матричного накопителя, содержащее дифференциальные усилители с элементами предзаряда на транзисторах, входы усилителей. под- 30 ключены к разрядньм шинам, соединенные со стоками соответствующих запоминающих транзисторов, затворы которых соединены с соответствующими словарными шинами, а истоки — с одними выводами запоминающих конденсаторов, другие выводы которых соединены с общей шиной хранения, подключенной к выходу генератора смещения напряжения хранения, а выход блока управления ОЗУ соединен с затворами транзисторов элементов предзаряда, истоки которых соединены с шиной питания, а стоки совмещены со входами дифференциальных усилителей, выполненных динамическими на основе триггера, не, потребляющего сквозного тока при счи,тывании и записи в устойчивом состоя. нии,разрядные шины через ключи выборки столбцов подключены к блоку вводавывода информации.

В интервале предварительного заряда на затворы транзисторов элемен-, тов предзаряда подается высокий уровень напряжения, превосходящий напряжение источника питания, что обеспечивает высокое быстродействие устройства в интервале предзаряда и заряда разрядных шин до напряжения источника питания. Для получения высокого

798996 уровня напряжения предэаряда емкость бутстрапного каскада блока управления должна быть в несколько раз больше емкости затворов всех транзи,сторов узлов предзаряда и занимает во столько же раэ большую площадь (21.

Однако уменьшение емкости бутстрапного каскаца блока управления дает экономию занимаемой площади, но одновременно снижает величину напряжения

Рредэаряда, что приводит к ухудшению быстродействия устройства в интервале предварительного заряда. Невозможно одновременное уменьшение площади, занимаемой блоком предзаряда, и повышение быстродействия устройства.

Цель изобретения — увеличение l5 быстродействия устройства при одновременном уменьшении з.анимаемой площади на кристалле.

Поставленная цель достигается тем, что в устройство для считывания ин- 20 формации иэ динамического матричного накопителя введен блок коммутации, выполненный на четырех транзисторах и конденсаторе, первый вывод которого соединен с выходом генератора смещения напряжения хранения, второй вывод соединен с истоком и затвором первого транзистора и со стоком второго транзистора, исток и затвор которого подключены к шине питания, сток первого gg транзистора соединен с общей шиной хранения и с истоками третьего и четвертого транзисторов, затвор и сток третьего транзистора подключен к шине питания, затвор четвертого транзистора соединен с выходом блока управления, а сток четвертого транзистора соединен с затворами всех транзисторов элементов предзаряда.

На чертежа изображена схема устройства)0

Оно содержит матричный накопитель 1, построенный на основе однотранзисторных элементов памяти

Затворы запоминающих транзисторов 2 элементов памяти соединены по строкам словарики шинами 3, стоки транзисторов 2 соединены по столбцам соответствующими разрядными шинами

4, а истоки транзисторов 2 соединены с запоминающими конденсаторами 5, на которых хранится информация. Вины хранения информации, которые одновременно являются вторыми электродами конденсаторов 5, соединены между собой и представляют общую емкостную шину хранения б. Посредине столбцов расположены дифференциальные усилители

7, выполненные на триггерах, плечи которых cof. чнены с соответствующими половинами разрядных шин 4. Словарные шины 3 соединены с дешифратором 8 Щ строк, а разрядные шины 4 через ключи выборки столбцов, управляемые дешифратором столбцов, соединены с блоком ввода-вывода информации. На ч.ртеже дешифратор столбцов., ключи Я выбора столбцов и блок ввода-вывода не показаны. Устройство содержит также блок 9 управления, генератор

10 смещения напряжения хранения, блок коммутации, выполненный на четырех транзисторах 11-14 соответственно и конденсаторе 15,и шину 16 питания.

С целью экономии занимаемой площади и снижения потребляемой мощности целесообразно совместить генератор смещения напряжения хранения и генератор смещения подложки кристалла.

При включении схемы емкость шины 6 хранения заряжается через транзистор

13 до напряжения питания минус пороговое напряжение транзистора 13. При оптимальном сигнале на выходе генератора 10 смещения через транэистор 12,конденсатор 15 заряжается до напряжения питания минус пороговое напряжение транзистора 12. При положительном сигнале на выходе генератора 10 смещения напряжения на конденсаторе 1 5 увеличивается и через транзистор 11, включенный диодом, происходит дозаряд шины б хранения до напряжения большего напряжения питания.

В начале интервала предзаряда с выхода блока 9 управления на затвор транзистора 14 подается высокий уровень напряжения, превосходящий уровень напряжения источника питания. Транзистор 14 переходит в проводящее состояние, подключая затворы транзисторов элементов предзаряда к шине 6 хранения,на которой. накоплен высокий уро,вень напряжения,чем обеспечивается перезаряд разрядных шин до 4 до напряжения источника питания. Когда разрядные шины 4 заряжены, снимается напряжение с затвора ключевого транзистора

14. Устройство готовят к считыванию или записи информации. Работающий непрерывно генератор смещения 10 поддерживает на общей шине хранения высокий уровень напряжения, которое в следующем интервале предзаряда подают на затворы транзисторов элементов предзаряда, входящих в состав дифференциальных усилителей 7. матричный накопитель занимает 60Ъ и более от всей площади запоминающего устройства, поэтому емкость общей шины б хранения во много раз больше суммарной емкости затворов транзисторов элементов предзаряда и соединяющей их шины,, и по отношению к этим емкостям емкость шины 6 хранения в интервале предзаряда является идеальным источником напряжения. Этот факт позволяет увеличивать размеры транзисторов элементов предзаряда разрядных шин, не опасаясь потери уровня напряжения на их затворах, что являет ся одним из источников повышения быстродействия устройства в интервале предзаряда .

798996

Формула изобретения

0079/76 ое

Устройство для считывания информации иэ динамического матричного накопителя, содержащее дифференциальные усилители, входы которых подключены к раэрядньм шинам, соединенным со сто-5 камы соответствующих запоминающих транзисторов, затворы которых соединены с соответсвующими словарными шинами, а истоки — с одними выводами запоминающих конденсаторов, другие 10 выводы которых соединены с общей шиной хранения, блок управления, генератор смещения напряжения хранения и элементы предразряда на транзисторах, истоки которых соединены с шиной питания, а стоки — с соответствующими разрядными шинами, о т л и ч аю щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введен блок коммутации, выпол-щ ненный на четырех транзисторах и конденсаторе, первый вывод которого соединен с выходом генератора смещения напряжения хранения, второй вывод соединен с истоком и затвором первого транзистора и со стоком второго транзистора, исток и затвор которого подключен к шине питания, сток первого транзистора соединен с общей шиной хранения и с истоками третьего и четвертого транзисторов, затвор н сток третьего транзистора подключен к шине питания, затвор четвертого транзистора соединен с выходом блока управления, а сток четвертого транзистора соединен с затворами транзисторов элементов предзаряда.

Источники информации, принятые во внимание при экспертизе

1. Электроника, 1973, М 19, с. 43-51.

2. Электроника, 1976, В 4, с. 44-52 (прототип) .

Филиал (П1И Патент, г. Ужгород, уя. Пр..;: нтная. 4