Динамическое запоминающее устройство на полупроводниковых приборах

 

амчвамю к < - аМЕМВг Везеев, 6 < ii 73965() о и и сь и а

И ЗОБРЕТЕН ИЯ

Союз Советски к

Сощианистнческик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63 ) Дополнительное к авт. свнд-ву (22) Заявлено 03.06.77 (23 ) 2492544/18-24 (5 l ) М. Кл.

Я 11 С 11/34

5 11 С 29/00 с присоединением заявки М—

Гееудлрстееиимй камитет

СССР до делам изаеретеиий и вткрмтий (23) Приоритет—

Опубликовано 05.06.80. Бюллетень рй 2l (53) УДК 681.327 (088. 8) Дата опубликования описания 09.06.80 (72) Авторы изобретения

E. А. Зеленевская, И. М. Киселев и В. Г. Топенко (71) Заявитель (54) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

НА ПОЛУПРОВОДНИКОВЫХ ПРИБОРАХ с —

Изобретение относитс.я к запоминающим, устройствам.

Известны динамические запоминающие устройства на полупроводниковых приборах j1) и 2 .

Одно иэ известных устройств содержиг двоичные запоминающие элементы, распсьложенные в строках и столбцах матрипы, .мультиплексоры, усилители. записи-чте я gi) Недостатком этого устройства, выполненного в виде больших интегральжах схем (БИС), является большое количество обращений к устройству при его днаг- .

15 ностичеекой проверке.

Наиболее близким по технической jmности к предложенному устройству является динамическое эапоминшощее устройство на иолупроводниковых йриборах, содержащее матрииу запоминающих элементов, соединенную с усилителями эаптюичтения и ключами, элементы НЕ, подключенные к дешифратору столбпов и дешиф2 ротору строк, соединенному с ключами, блок выбора кристалла, подключенный к одному из входов дешифратора столбцов, усилители входного сигнапа и сигнала записи, соединенные с усилителями asnucu-чтения и ключами, усилитель тестового сигнала и управляющие шины 2 .

Недостатком этого оперативного за= поминающего устройства (ОЗУ ) является слабая приспособленность его дпя проведения технического диагностирования. Если при диагностировании ОЗУ использовать только его внешние выводы, то для достижения требуемой достоверности результатов контроля необходимо за один пикл контроля сформировать для одного такого кристалла несколько миллионов кодов. Вследствие этого длительность. данной технологической операпии становится недопустимо большой, что сущесевенпо снижает быстродействие устройства (с учетом времени, необходимого дпя диагностики).

3 .. 73965

Цель изобретения - повышение быст родейсФвия устройства за счет сокращения времени диагностирования.

Это достигается тем, что устройство содержит элементы ИЛИ-НЕ и И-НЕ и дополнительные элементы НЕ, причем выходы усилителей записи-чтения соединень1 с одними из входов первых элементов И-HE и ИЛИ-НЕ, другие входы кото рых соединены соответственйо с одной 10 из управляющих шин, первым входом вто рого алемента И-НЕ и через первый до-. полнительный элемент HE c выходом второго элемента И-НЕ, выходы первых элементов И-НЕ и ИЛИ-НЕ через второй дополнительный элемент HE и непосредственно подключены к входам второго элемента ИЛИ-НЕ, выход которого соединен с выходом устройства, второй вход второго элемента И-НЕ соединен с выходом усили- >о теля тестового сигнала.

При этом дешифратор столбцов целесо. образно выполнить таким образом, чтобы он содержал три группы элементов ИЛИ-НЕ,, причем входы элементов ИЛИ-НЕ первой группы и одни из входов элементов ИЛИ-НЕ второй и третьей групп подключены к вхо дам дешифратора столбцов, другие входы элементов ИЛИ-НЕ второй и третьей групп подключены соответственно к выходам эле-щ ментов ИЛИ-НЕ первой и второй групп, а выхода элементов ИЛИ-HE третьей группы соединены с выходами дешифратора столбцов . . На чертеже изображена функциональная з5 схема динамического ОЗУ, выполненного в виде БИС емкостью, например, 1024 бит.

Устройство содержит матрицу 1 запоминающих элементбв,: состоящую, например из восьми одинаковых функциональных блоков, элементы НЕ 2, дешифратор 3 строк, ключи 4, алементы НЕ 5, блок 6 выбора кристаллов, три группй элементов ИЛИ-HE

7-9, образующие дешифратор 10 столбцов,, усилитель 11 входного сигнала, усилитель

12 сигнала записи, усилители 13 записичтения, первый элемент И-НЕ 14, первый элемент ИЛИ-НЕ 15, первый дополнительййй элемент НЕ 16, второй элемент ИЛИНЕ 17, второй. элемент И НЕ 18, второй дополнительный элемент НЕ 19, усилитель

20 тестового с игнала.

Выходы усилителей 13 соединены с одними из входов алементов И-НЕ 14 и.

ЙЛИ-НЕ 15, другие входы которых соединены соответственно с одной из управлякщих шин 21, первым входом алемента

И-НЕ;18 и через элемент НЕ 16 с вы0 4 ходом элемента И-НЕ 18. Выходы элементов И-НЕ 14 и ИЛИ-HE 15 через элемент

НЕ 19 и непосредственно подключены ко входам элемента ИЛИ-НЕ 17, выход которого соединен с выходом устройства. ьторой вход элемента И-НЕ 18 соединен с выходом усилителя 20.

Дешифратор 10 столбцов содержит три группы элементов ИЛИ-HE 7 9. Входы элементов ИЛИ-HE 7 и одни из входов элементов ИЛИ-НЕ 8 и 9 подключены к входам дешифратора 10, другие входы элементов ИЛИ-НЕ 8 и 9 подключены соответственно к выходам элементов:

ИЛИ-НЕ 7 и 8, а выходы элементов

ИЛИ-НЕ 9 соединены с выходами дешифратора 10 столбцов.

Выходы 32 усилителей 13 записичтения объединены в 8 групп с помощью. монтажных элементов ИЛИ по 4 выхода в каждой группе (на чертеже не показано). Групповые выходы соединены с 8 входами элемента И-HE 14 и ИЛИ-НЕ

15. На 9-й вход элемента И-НЕ 14 п<>дается эталонный тест, а на 9-й вход элемента ИЛИ-НЕ 15 поступает сигнал совпадения признака Тест ОЗУ и единичного значения эталонного теста.

Таким образом, при отсутствии сигнала Тест ОЗУ" записываемая (или считываемая) информация появится только на выходе одного из 32 усилителей записи-чтения и на выходе ОЗУ. При подаче сигнала Тест ОЗУ" ñ÷èòûâàíèå (запись) информации происходит одновременно по одному и тому же адресу в каждом функциональном блоке. матрицы ОЗУ.

Г

Таким образом, при исправном ОЗУ значения выходных сигналов,. всех групповых выходов должны совпадать между собой и быть равными значению сигнала на шине 21. Только в этом случае на выходе ОЗУ сигнал отказа. отсутствует. ы противном случае на выходе ОЗУ появится сигнал отказа. Проверяющий тест при этом строится только для одного функционального блока матрицы ОЗУ, т.е. является значительно более коротким, чем в известном устройстве $2) . Наличие шины

21 позволяет повь|сить достоверность результатов диагностирования ОЗУ и в первую очередь его электронного обрам леиия. Для реконфщурации ОЗУ в режи-, ме тестового диагностирования на .8 функциональных блоков происходит соответствующая перестройка дешифратора 10.

Число функциональных частей К, на которое расчленяется матрица ОЗУ, опформула ь./

5 7396 ределяется требуемой достоверностью диагностирования, возможностями разрабом чика БИС цо введению избыточности в

03У, заданной длиной проверяющего теста дпя 03У и максимальной сложностью функ- пионапьной части матряцы ОЗУ, дпя кото рой возможно построение полного проверяющего теста существующимн методами и средствами. о из об рете няя

1.. Динамическое запоминающее устройство на полупроводниковых приборах, содержащее матрицу запоминающих элементов, соединенную с усилителями. записичтения и ключами, элементы НЕ подюпоченные к дешифратору столбцов и дешифратору строк, соединенному с ключами, блок выбора кристалла, подключенный к одному 20 из входов дешифратора столбцов, усилители входного сигнала и сигнала записи, соединенные с усилителями записи-чтения и ключами, усилитель тестового сигнала и управляющие шины, о т п и ч а ю.щ е е с я тем, что, с целью увеличения быстродействия, оно содержит элементы

ИЛИ-НЕ, и И-HE и дополнительно weменты НЕ, причем выходы усилителей записи-чтения соединены с одними из входов первых элементов И-НЕ и ИЛИ-НЕ, 50, 6 другие входы которых соединены соответ ственно с одной аз управляющих шин„первым входдм второго элемента И-НЕ,и через первый дополнительный элемент НЕ с выходом второго элемента И-НЕ, выходы первых элементов И-НЕ и ИЛИ-HE через второй дополнительный элемент НЕ и непосредственно подключены к входам. второго элемента ИЛИ-НЕ, выход которого соединен с выходом устройства, второй вход второго элемента И-HE соединен с выходом усилителя тестового сигнапа.

2. Устройство по п. 1, о т п и ч аю щ е е с я тем, что дешифратор столбцов содержит три группы элементов ИЛИ»

НЕ, причем входы элементов ИЛИ-НЕ первой группы и одни нз входов элементов ИЛИ«НЕ второй и третьей групп под ключены к входам дешифратора столбцов, другие входы элементов ИЛИ-,НЕ второй и третьей групп подключены соответственно к выходам элементов ИЛИ-НЕ пер вой и второй групп, а выходы элементов

HEN-ÍE третьей группы соединены с вы« ходами дешифратора столбцов.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании

N 1265015, кл. Cj 4 С, 1971.

2. Патент C11IA N 3727196, кп. Ci 11 С 11/13, 1972 (прототип).

БНИИПИ Заказ .2951/48

Тираж 662 Подписное

Филиал ППП Патент", г. Ужгород, ул. Проектная,4