Запоминающее устройство

 

ОПИС

Союз Советскик

Социалистнческкк

Ресвублик

98999 (и)7

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ. СВ Е П!ЛЬСТВУ (61) Дополнительное и авт. свнд-ву (22) Заявлено 251278 (21) 2700912/k8-24

Р Р (л 3 с присоединением заявим ИУ а 11 с ).з/оо

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 23.0)Ю. бюллетень 149 3

Дата опубликования описания 2 30 13l (53} УДК бВ . 327.8 (088.8) (72) Авторы изобретения

9),Н.Иартыиенко и Я.Р!.Безродный (71) Заявитель (54) ЗАПОИИНАИМЯЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства выборки и записи информации в системах обработки инфор-лации. 5

Известны устройства выборки и записи информации, объем оперативной памяти которых имеет различиуо величину в зависимости от модификации устройства 11). t0

Однако в данном устройстве наращи= ванне памяти непосредственно у пользователя (напривир в связи с расши,рением круга задач, решаемых вычислительным устройствсж), практически при-15 водит к существенной доработке устройства. Ограничение воэможности наращивания памяти снижает функциональные воэможности устройства, что является его недостатком. В данных ус- 20 тройствах добавление блоков эапомннающих устройств связано с перекоммутациями на их адресных панелях, что приводит к ошибочным коммутациям и снижению надежности, а также является эксплуатационным неудобством.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство, которое содержит блок формирования адреса и блоки запоминающих устройств, причем в зависимости от объема памяти меняется разрядность кода„ вырабатываемого блоком формирования адреса (2).

Однако необходимость Перекоммутаций на адресных панелях при наращивании объема памяти снижает надежность и функциональные возможности устройства.

Цель изобретения - повеваение надежности и расширение функциональных воэможностей за счет наращивания объема памяти любых модификаций, указанная цель достигается тем, что в устройство, содержащее адресный блок и накопители, введены по числу накопителей шифраторы и последовательно соединенные сумматоры, первые входы которых подключены к выходам соответствующих шифраторов, при этом выходы последнего сумматора, соединены с соответствукицими входами блокировки адресного блока а входы шифратора являются входами устройства.

На чертеже изображена блок-схема запоминающего устройства.

Устройство содержит адресный блок

1, накопители 2, шифраторы 3 и сумматоры 4, выходы шифраторов 3 подпроиз водить установ ку дополнительных, накопителей различных модификаций (по объему памяти), что увеличивает возможности устройства.

Технико-экономический эффект от предлагаемого устройства выражается в повышении надежности устройства, связанной с отсутствием йеобходимости механических коммутаций при расширении объема памяти, что исключает ошибочную и ненадежную коммутацию, Возможность наращивания памяти блоками запоминающих устройств любых модификаций (по объему памяти) и в любых сочетаниях позволяет расширить функциональные возможности устройства. (Кроме этого, отсутствие дополнительных коммутаций при наращивании объема памяти приводит к повышению эксплуатационных удобств .

Формула изобретения

Запоминающее устройство, содержаще адресный блок и накопители, о т л ичающее C я тем, что, с целью расширения функциональных возможностей устройства за счет наращивания объема памяти любых кодификаций и повышения его надежности, оно содержит по числу накопителей шифраторы и последовательно соединенные сумматоры, первые входы которых подключены к выходам соответствующих шифраторов, при этом выходы последнего сумматора соединены с соответствующими входами блокировки адресного блока, а входы шифраторов являются входами устройства.

Источники информациив принятые во внимание.при эксйертизе

1. Процессор ЭВМЕС-1020. Под ред.A.М.Ларионова, М., "Статистика", 1975.

2. Система ВАН1-2200 В. Руководство для пользователей. Под ред.

В,В. ПироГова. Рига, Зинатне, 1974 (прототип), г

° ьв ввв еее в вв ф,г

° .

3 — е- "-,:7A 993

Ф ключены к первым вх4 ам соответствующих сумматоров 4, выходы предыдущего сумматора 4 соединены с вторыми входами последующего сумматора 4, . при этом выхсды последнего сумматора

4 соединены с входами 5 блокировки соответству1ощих разрядов адресного блока 1.

Устройство работает следующим образом.

Разрядность адресного блока 1 опре- о деляется максимально допустимым объемом памяти.

При наличии единственного накопителя 2 с минимальным объемом .памяти старшие разряды адресного блока 1 заблокированы. При этом вырабатывается код адреса, разрядность которого соответствует минимальному объему памяти. При установке на это же место накопителя 2 с другим объемом памяти шифратор 3 вырабатывает код, соот- 2Î ветствующий новому объему памяти; который появляется на выходе сумматора 4, передается на вход 5 блокировки соответствующих разрядов адресного блока 1. При этом адресный g$ блок 1 вырабатывает код адреса, разрядность которого определяется уже новым объемом памяти. При установке дополнительных последующих накопителей 2 сформированный в них код соот- gg

I ветствующего объема памяти подается

1на вторые входы последующего суммато. ра 4,, что в результате приводит к появлению на входе 5 .блокировки сооТветствующих разрядов адресного блока 1 кода, которым определяется новая граница объема памяти. При этом адресный блок 1 вырабатывает код адреса, разрядность которого всякий раз определяется установленным объемом памяти.

4О

Таким образом, расширение объема памяти в данном устройстве обеспечивается простой установкой в него до» полнительных накопителей без какихлибо механических коммутаций в нем. Щ

При этом данная структура позволяет

8 г

ВНИИПИ Заказ 10079/76

Тираж 656 Подписное филиал ППП "Патент ", г.ужгород,ул.Проектйая,4