Устройство для классификации двоичныхчисел
Союз Советских
Социалистических
Республик (и>802958
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-ву— (22) Заявлено28.04. 79 (2f) 2759530/18-24 с лрнсовдииением заявим Йо (51)М, Кл.з
06 F 7/02
Государствеииый комитет
СССР ио делам изобретеиий и открыти и (23) Г1рноритет
Опубликоваио070281. Бюллетень Мо 5
Дате опубликования описания 09.0281 (53) УДК 681.325 (088.8) /
В. И. Верченко и В. И. Д роздов < " ! le!;, / (72) Авторы изобретения .// @а 1 (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ КЛИХИФИКАЦИИ ДВОИЧНЫХ
ЧИСЕЛ
Изобретение относится к автоматике и вычислительной технике и может быть использовано при технической реализации специализированных устройств обработки данных.
Известно устройство для .классификации двоичных чисел, содержащее сдвиговый регистр, двоичныл счетчик, управляемый элемент задержки, триггеры, элементы И, формирователь импульсов, элемент задержки и буферные запоминающие блоки (1).
Однако известное устройство сложно и требует для своей реализации больших аппаратурных затрат. 15
Наиболее близкой к изобретению по технической сущности является устройство, содержащее сдвиговый регистр, буферные запоминающие блоки, управляемый элемент задержки, двоичный счетчик, элементы И, триггеры, элемент задержки, формирователь импульсов (2)
Свойственное этому устройству малое быстродействие связано с тем, что при классификации и-разрядное двоичное число анализируется эа а тактов.
Кроме того, область применения устройства ограничена, так как его нельзя использовать без аппаратурной перестройки в устройствах, где требуется классификация массивов двоичных чисел, которые имеют различную длину слов.
Целью изобретения является повышение быстродействия устройства и расширение области применения за счет воэможности классификации массивов двоичных чисел, имеющих различную длину слов.
Достигается это тем, что устройство для классификации двоичных чисел, содержащее регистр текущего значения, первый и второй буферные запоминающие блоки, коммутатор каналов, элементы И, причем вход регистра текущего значения подключен к входу устройства, а выход — к информационным входам первого и второго буферных запоминающих блоков, выходы записи которых соединены с выходами соответственно первого и второго элементов
И, первые входы которых соединены с шиной управления устройства, вторые входы - с шиной записи устройства и с входом записи регистра текущего значения, содержит регистр адреса каналов и элемент НЕ, причем выход регистра текущего значения подключен
802958 к информационному входу коммутатора каналов, управляющий вход которого соединен с выходом регистра адреса кaíàëîB, выход коммутатора каналов подключен к третвему входу первого элемента И и через элемент HE — к третьему входу второго элемента И.
Иа чертеже представлена функциональная схема устройстна для классификации двоичных чисел.
Устройство соде»()жит регистр текусшего значениЯ 1, коммУтатоР каналов
2,, регистр ад(«реса каналов 33 буферные запоминающие блоки 4 и 5„ элементы
И 6, 7, элементы ИЕ 8, шину записи
9, шику управления 10.
Устройстно работает следующим 15 образам.
Б начале рабаты на шину управления (0 )тадается 3 11) теща(ощ(лй поте«нце(ал, рет и;-.Тра 1 yc!)ананлffBaffoTcfi B 2Q ну„ (е нос« с-остоин!1(3 „a B pe 1"Iлс тр 3 3 а3iИСЫВаЕ 3". Я т .*ЛCJIO т СООТВЕТСТВУ(()(ЦЯЕ адресу q-га канала, па значен(по када
В (<(1тс(рам буДет прОНЗВОДиться разнетlе(33)е 1 "cc;iaa. ИнфОрмации ° ()ре(зтам
3< 0(«л;,((уз- .-,-„ Ор н ест раин а е тс я н а а е! ал(л 3 т»«; — (-:;-)а --: ((ст -,;(I 3 Л(, 3«Л< Н 3:.-; «(-)!«» Cliia а (C?EOBa) т „Е. 3 С,ЦКЛ<)т(аЮТ (?3-ЫЙ РаЗРЯД РЕГИСТРа к 1)ходам элеллента НЕ 8 (и злемен "a
6. 3)ОСЛЕ ЭТОГО УСтРС Йет -O ГатаПО
30 т(350та ((CТРОЙСТВa. 3I(ac(l(Hac«TCH 1(Е)С«т У,3(тс fif;<«j .. (1»3 И)т«ф(ООЕ((т)ЦЕ?ОН((?«1Е т(ХС)Ц63
CT«Е1С т Рс1 ЕРВО)«0 ДВОИ(1НСI 0 ЧЕ(сла
?т(—.Cт(:- -;; Ема) 0 Мас<)Е(на ". И Зан((СЬ(<3 Ет 0
В рог(;стр 1 си-налом заки 1« 3iоступаюЩим f(:.с! 1(lииУ 9 ..(осле т(Рохажден1(H сиг!,"" нала .-,г((ис)1 сне(м(аетс(1 за((реща(()щ(111 поте и тис(л с шины Уп!)НБле ни я " 0, Нс)11( аHa)IHÇИр j(3((163(I 313 613» разряд ЧЕ(сла СОДЕ(ЭЖЕ(Т "i ТО Л COQTBe "Cтт(Уlвi)(ИЙ Раз - 41((10f«т-, jт(ЗГ31СТ(а;(1 На;<Одн ТОН В Едн?(ичff()М состоянии Ä ( Кс)наЛОВ 2 OTI И / ПО СОО 3. ;3)ЕТС Х B, «3()Щ1(М )ЗХОЦсс(М ° Иa д5 этом Все злемс if T61 устройства заканчиilaT ..:,H к,",1 рабОты . 1j с,лзД, (Щем цикле рабОты сигнс(?1 записи, приходящий через открытый Эл(ЗМ(и,1 И 6 На Нкадт .аПИСИ буфЕрка1«а запоминающего блока 4, переписывает первое чи(ло из рэгиатра 1 н запоминающий блок 4, В. в регистр 1 записывает второе двоичное число массива. Если анализируемый разряд второго жа.т(са ИМЕЕТ НУЛЕВОЙ ПОТЕНЦИаЛ, та 55 э,)темент И б оказынаетая закрыт этим потенциалом, а элемент И, 7 открыт еди-! )е(чиь)м потенциалом с выхода элемента Я1(8. Вследствие этого н следующем (»т);кле работы второе слово переписына ® етая из регистра 1 в запоминающий блОк 5 сигн с!лом э ап%(си ) поступающим через открытый элемент И 7 на вход записи блока 5„ Одновременна с этим в регистр 1 записывается слецу(сщее у слав((массива. устро:c-Во работает таким образом до тех пор, ff<)f
В буферном запоминающем блоке Ь вЂ” ело ва, содержащие "0" н там же разряде. .((аким образом, IIHE<л рабаты Устройства по сравнению с прототипом сокраЩаЕТСЯ В !3 Paa(Tai< Кс(К ОДНО ДВОИЧНОЕ число исслецуемого массива анализируется не за и тактов, а. 3а. один. Устройство содержит малое количества ОбОруДО1)ания и требует Для СБОей pc— аЛИЗаЦИИ Мс)ЛЫХ с1ПГ!аР(3. 1УРНЬ(Х ЗатРа.т Кроме тога, область применения устройства расширяется„ так как ана МО)КЕ Т f< Jl a <«С И ф И Ц И Р О 3(3 Е) Т Ь М а» С 11 1) 61 И Н ф Е 3 ЛИЧНУ?0 ДЛ)чf! т, ДЛЯ 3 ГОГО т <13:P)f (33»«: Т..; РЕ! 3:"стра 1 текуще1о зна ения Ва-бкрается из
