Суммирующее устройство

 

Союз Советских

Социалистических республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ о >8 24200 ф

К АВТРРСКРМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (51)М. Кд 3

G 06 F 7/49 (22) 3assaeHî 060779 (21) 2792653/18-2 с присоединением заявки N4—

Государственный комитет

ССС.P по делам изобретений

N открытий (23) ПриоритетОпубликовано 230431. Бюллетень Й9 15

Дата опубликования описания 230481 (53) УДК 681.325. .5(088.8) (72) Авторы изобретения

В.В. Браткевич и Н.A. сбродов

/ --.

Харьковский инженерно-экономический и нститVò;,::; (71) .Заявитель (54) СУММИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть исполь. зовано при построении цифровых устройств помехоустойчивой обработки информации.

Известны двоичные сумматоры многоразрядных двоичных чисел, содержащие регистры, блок параллельного суммирования и блок определения окончания суммирования (1) и (2 1.

Наиболее. близким к предлагаемому является суммирующее устройство, содержащее первый и второй регистры,. блок параллельного суммирования, блоки определения окончанИя сумми-: рования, нормализации, контроля и коммутации, причем выход суммы блока параллельного суммирования подключен .к первому входу блока контроля и входу первого регистра, а к его второму входу подключен выход переноса блока параллельного суммирования, который подключен также ко входу блока коммутации и входу блока определения-окончания суммирования. Выходы первого и второго регистров соединены со входами блока параллельно . суммирования.

Первый н второй управляющие входы .блока коммутации подключены к управляющим шинам устройства, а выходы .

его соединены со входами первого и второго регистров, выход первого регистра подключен ко входу блока нормализации, управляющий вход которого подключен к первой управляющей шине устройства, а выход соединен со входом первого регистра (3 )..

Недостаток приведенного двоичного сумматора заключается в том, что он не позволяет суммировать числа представленные в избыточных (г,р) систе мах счисления, прдднаэчаченных для сквозного контроля информационно-вы15 числительных систем (IBC).

Цель изобретения — расширение функциональных воэможностей устрейства.

Поставленная цель достигается тем, 2(1:что устройство, содержащее первый и второй регистры, блок параллельного суммирования, блок определения оконяания суммирования, блок Контроля, блок нормализации и блок коммутации, причем выходы первого и второго регистров соединены с соответствующими входами блока параллельного суммирования, выход суммы которого соединен со входом первого регистра и

30 первым входом блока контроля, второй

82420 вход которого соединен с выходом переноса блока параллельного суммирования, входом блока определения окончания суммирования и входом блока коммутации, первый и второй выходы которого подключены ко входам первого и второго регистров, выход первого регистра подключен ко входу блока нормализации, выход которого соединен со входом первого регистра, первый и .второй управляющие входы блока ком- 1О мутации соединены с первой и второй управляющими шинами устройства, пер вая управляющая шина устройства под ключена к управляющему входу блока. нормализации, содержит третий регистр„ вход которого подключен к третьему выходу блока коммутации, а выход— к третьему входу блока параллельного суммирования, третий управляющий вход блока коммутации соединен с третьей. управляющей шиной устройства. 2Q

На фиг. 1 представлена структурная схема суммирующего устройства, на фиг. 2 — графики, иллюстрирующие эффективность использования предлагаемого устройства. 25

Суммирующее устройство содержит блок 1 коммутации, регистр 2, блок

3 нормализации, регистр 4, регистр 5 для запоминания обратных переносов, блок б параллельного суммирования, блок 7 определения окончания суммирования, блок 8 контроля, управляющую шину 9, управляющий сигнал на которую подается при работе с числами, представленными в фибоначиевой системе счисления, управляющую шину 10, управляющий сигнал на которую подается при работе с числами, представленными в классической двоичной системе счисления, управляющую ши- ну 11, сигнал на которую подается 40 при работе с числами, представленными в (r р) системе счисления.

Устройство работает в избыточной системе счисления, весовые коэффициенты которой связаны между собой 45 бследующим рекурентным соотношением .Р (4- Р -2" (-9 1-t p ;

1=Р+г+, P+r+<, -.; г=4,г,S,.-; Р=О,,г,.б.;

50 (4=А э="- =) р.л=" р 2.=2r ) в 2 / =Г б 2; р+ 4;...; 1+ Г, (1)

1 где r — максимальное количество единиц, находящихся в соседних двоичных разрядах числа и образующих разрешенную группу едчниц, а параметр р указывает на минимальное количество нулей между разрешенными группами единиц. 40

Обозначим системы счисления, заданные формулами (1) как СС(г,р).

При г и и любом р CC(r,ð) является классической двоичной, так как при общем числе двоичных разрядов систе ма, содержит только одну группу разрешенных единиц, весовые коэффициенты которых равны степени двойки.

При г=1 и ртс0,1,2... получаем известные фибоначиевые системы счисления.

Случай пег 1 и р=0,1,2,... соответствует системам счисления ранее неизвестным и занимающим промежуточное положение между классической и фибоначиевыми системами счисления.

Рассматриваемые СС(r,р) заполняют существующий пробел по помехоустойчивости, быстродействию выполнения арифметических операций и диапазону представления чисел между классической и известными фибоначиевыми СС, предназначенными для сквозного контроля

ИВС. Выбор конкретного параметра r и р позволяет в широких пределах изменять возможности проэктируемой

ИВС как по помехоустойчивости и диапазону представления чисел, так и по быстродействию.

) Рассмотрим выполнение операции помехоустойчивого суммирования в

CC (r,p). Предположим для определенности г=2, p=1. Тогда из соотношения (1) составим табл. 1 сложения для для трех а, с, d одноименных (i-x) разрядов чисел .

Из.табл. 1 видно, что при сложении помимо Е и прямого переноса П"р

l которые формируются при суммирова- . нии в общепринятой двоичной системе счисления, дополнительно требуется учитывать и один обратный перенос

По р (при р>1 — группу из р обратных переносов), отстоящий от i-й позиции вправо на 2 разряда (в-общем случае на r+p-1 разрядов).

Поскольку система счисления СС (г,р) является избыточной, то одному и тому же члену в СС (г,р) соответствуют несколько форм его записи.

Например, весовые коэффициенты в

СС (2,1), определяемые по формулам (1), равны . ° . 81,44,24,13,7,4,2,1, 1 и, следовательно, число 13 в

СС (2,1) может быть представлено в виде 000100000 — нормальная форма или 000011100 — ненормальная форма.

Двоичную комбинацию в СС (r,р),называют нормальной, если в ней отсутствуют запрещенные группы единиц и нулей, а процесс приведения двоичной комбинации к нормальной форме — нормализацией.

Таким образом, при .нормализации, начиная с р+1 раэряда, все двоичные комбинации вида 01...1 должны быть в случае р=1, заменены (свернуты)

1+4 в эквивалентные им комбинации 10...K

Эта операция осуществляется блоком

3 приведения чисел к нормальной форме.

824200

Алгоритм сложения чисел в CC (r,р) осуществляют следующим образом.

1. Нормализуют исходные операнды

Ли В.

2; Формируют первую частичную сумму 3„ и переносы П1„, П БР.

3. Приводят к нормальйой форме первую частичную сумму, т.е . получают (,)Н.

4. Выполняют сложение чисел согласно табл. 1 -(3 )H, П1Р, П и формируют вторую частичйую сумму и переносы.

5. Приводят к нормальной форме

Е, - Е з. 1н

6. Пункты 4 и 5 выполняют для последующих частичных циклов до тех пор, 15 пока П и П P не окажутся равными

flP ОБ нулю.

Рассмотрим работу устройства на. примере сложения чисел A=78 и B=36 в СС (2,1) при подаче сигнала в блок 2О

1 коммутации по управляющей шине 11.

Перед началом суммирования исходные нормализованные операнды A=011010110 и В=001011010 помещаются соответственно в регистр 2 и регистр 4. В первом промежуточном цикле суммирования с выходов и П блока 6 получают

Z — LA@+(8)H " III — (А)н !В)н ° BPHчем, Я„ записывают в регистр 2, а

II"„ =2 . П записывают в регистр 4.

ПР

Поскольку ПО =П "р:2 4 (это следует из табл. 1), то одновременно П со сдвигом на четыре разряда вправо записывают в регистр 5. Таким образом, содержимое регистров до и после выполнения указанных операций определяется следующими действиями (Рг.2) — (A)iI = 011010110 (Pr.4) — (В)„ = .001011010 (PI..2) — Е, = (X„lq = 010001100 40 (Рг. 4 ) — П„"Р = 010100100 (Рг.5) — IIosP = 000001010

Каждый промежуточный цикл работы устройства завершается выполнением на всех Регистрах операции нормализации 45 в блоке 3. Причем, если на регистре

2 эта операция может. выполняться или не выполняться в зависимости от предшествующих данному промежуточному циклу исходных операндов, то на,ре- gg гистрах 4 и 5 при правильной работе устройства и нормализованных исходных операндах операция нормализации принципиально не может выполняться. Это обусловлено тем, что при сложении по рассматриваемому алгоритму в СС (r,р) переносы П и П р всегда будут в нормальной форме,и, следовательно, факт осуществления нормализации на регистрах 4 и 5 может служить признаком обнаружения ошибки, при этом в 60 блоке 8 вырабатывается сигнал обнаружения ошибки.

В табл. 2 показана работа устройства на всех частичных циклах сумми-. рования. Символом обозначено выпол к нение операции приведения числ к нормальной форме.

В последнем — 5-м частичном цикле П=О и, следовательно, блок 7 опрФ деления окончания суммирования формируют сигнал (в — конец сложения.

Окончательный результат (A+B)> ——

101010100 = 114.

Работа устройства в классической и фибоначиевой двоичных системах счисления осуществляется известным методом, при этом сигналы подаются по управляющим шинам 10 и 9 соответственно. Из свойства приведенного алгоритма и примера сложения вытекают правила организации контроля процесса суммирования.

Если устройство работает без ошиf бок, то исходные операнды и переносы

IInP и П Р всегда должны быть в нормальной форме. Кроме того, анализ сложения двух комбинаций типа

i+2 i+1 i i-1 i-2 -3 (A)„= ... 0 (В)„= ... 0

0 1 1 0 0 -,-

0 1 1 0 0

=... 0 0 0 0 0 0

П =...0 1 1 0 0 0 показывает, -что если в i t 1 или в i 2 разряде числа A (или В) после проведения текущей нормализации произошел сбой с 0 на 1, то он приводит к образованию единицы в i+1 или i — 2 разряде суммы ", . Наличие одной из единиц в данных разрядах в сочетании с группой из двух единиц (в общем случае из r единиц) прямых переносов и ар

П„„, П,. в i и i+1 разрядах может служить признаком обнаружения ошибок .при суммировании. При этом функция обнаружения ошибки х определена следующим образом где П".", 3„- — соответственно прямой перенос и сумма, записанные в i-ом разряде числа.

ГраФики на фиг. 2 иллюстрируют использование суммирующего устройства, содержащего n=20 двоичных разрядов и работающего в системе счисления

СС (r,р) при р=1, где Т вЂ” максимальное время сложения двух чисел (в относительных единицах), 0 — диапазон представления чисел, S — коэффициент обнаружения ошибок (в процентах) в кодах, генерируемый конкретной системой счисления, т.е. при фиксированных r и р.

Сравнительный анализ 0, S и Т показывает, что при гп=20 суммирующее .устройство по приведенным характеристикам вырождается в известный двоичный сумматор, так как он работает при этом в классической двоичной СС и, следовательно, нет необходимости запоминать ПОБР и использоЧ

824200 вать узлы нормализации. При r=1 устройство оперирует с операндами, представленными в фибоначиевой системе счисления. В этом случае функции регистров 4 и 5, а также управляющих . шин 9 и 11 могут быть соответственно объединены, так как в фибоначиевой системе счисления П"р и Побр никогда не могут формироваться в одни и те же разряды, и, следовательно, для хранения П"Р и По"р достаточно

Иметь один регистр. В общем случае .при r>1 наличие .регистра 5 и управКомбинация 0,12

i+1, i, i-1, Позиция операнда

000

001

010

Е

П "Р

011

10000

10000

000

q ОБр

000

00001 "+р-1

00001

l g

Таблица 2 ж 81 44 .24 13 7 4 2 1 1

О 1 1 О 1 О 1 1 О

О О 1 О г 1 О 1 О (Рr. 1) — (Л)„ (Pr . 2) — )B)„ (pr. 1) (Рг. 2) (Pr. 3) О 1 0 О О 1 1 0 О

О 1 О 1 О О 1 О О

О О О О О 1 О 1 О

О О 1 .О 0 О 1 О

О О О 1 1 6 О О

О О О 1 О О О 1 (Рг. 1) (Pr.1) (Рr.2) (,Рг. 3) 1 О 1 1

1 1 О О

О О О О

1 О О 1 О

1 О О 1 Π— О О О 1 О

О О О О О

1 О

О О

О 1

1 1 О

О. О О

1 О О О

1 О О О (Pr. 1) (Рг. 1) (Pr. 2) . Pr.3) 1 О

О О 1 0 О О О О О

1 О О

О О О О

О О ЕМн

ППР

5 оьр (Рг. 1) (Pr 2) (Pr.3) 1 О 1 О 1 О 1 О О

О О О О О О. ΠΠΠ— О О О (Рг. Ц вЂ” Е»= Е Ед)н = О (Рг. 2) — 1 оьр (Рг.3) — П < - — — О ляющей шины 11 является обязательным. .Таким образом, использование нового элемен-а — регистра для запоминания ZZ р и третьей управляющей шины. позволяет расширить функциональные возможности устройства по сравнению с известным. При этом выбор харак теристических параметров CC (r и p) позволяет разработчику в широких пределах изменять технические характерис:тики устройства,что является качествен-

«о новым показателем при разработке ИВС °

Таблица 1

-2, -3 1+1, i>,! -1, 1-2, -3, О О О О О О

824200

Формула изобретения

Суммирующее устройство, содержащее первый и второй регистры, блок .параллельного суммирования, блок определения окончания суммирования, блок контроля, блок нормализации и блок коммутации, причем выходы первого и второго регистров соединены с соответствующими входами блока параллельного суммирования, выход суммы которого соединен со входом первого регистра и первым входом блока контроля, второй вход которого соединен с выходом переноса блока параллельного суммирования, входом блока определения .окончания суммирования 5 и входом блока коммутации, первый и второй выходы которого подключены ко входам первого и второго регистров, выход первого регистра подключен ко входу блока нормализации, выход которого соединен со входом первого регистра, первый и второй управляющие входы блока коммутации соединены с первой и второй управляющими шинами устройства, первая управляющая шина

1 устройства подключена к управляющему входу блока нормализации, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, заключающегося в возможности суммирования чисел, представленных в избыточных системах счисления, устройство содержит третий регистр, вход которого подключен к третьму,выходу блока коммутации, а выход - к третьему входу блока параллельного суммирования, третий управляющий вход блока коммутациисоединен с третьей управляющей шиной устройства.

Источники информации, принятые во внимание при экспертизе

1. Соловьев Г.Н. Арифметические устройства ЭВМ. M. "Энергия", 1978, с. 102-104.

2. Чу Я. Организация ЭВМ и микропрограммирование. М., "Мир", 1975, с. 80-82.

3. Авторское свидетельство СССР

9 559237, кл. G 06 F 7/50, 1976 (прототип).

А% Э 7 оти. ед фиг.l

Составитель Н. Слюсарев, .Редактор A. -Шишкина ТехредМ.Рейвес КорректорН. Бабинец

Эаказ 2112/71 Тираж 745 Поднисное

-ВНИИПИ Росударственного комитета СССР . по делам изобретений и открытий

113О35, Москва, Ж-35, Раушская наб., д. 4/5

Й

Филиал ППП "Патент", r. Ужгород, УЛ Проектная, 4