Патент ссср 826352

 

Союз Советски к

Социалистичесиик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (((826352 (6I ) Дополнительное к авт. свид-ву (22) Заявлено31.08.79 (21) 2818257/18-24 с присоединение(н заявки М— (23) Приоритет

Опубликовано 30.04 81 Бюллетень Рй(16

Дата опубликования описания 30. Ое-. Я 1 (5! )М. Кл. (06 F 9/22

Геоудеротвенный квинтет

СССР ио лелем изобретений и открытий (53) УЛ К68 1.325 (088.8) (72) Авторы изобретения

A. Г. Орехов и А. Г. Резников (7l) Заявитель (54) YCTPOACTBO ДЛЯ ФОРМИРОВАНИЯ

КОМАНД УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано для дешифрации информации в командных линиях связи.

Известен дешифратор команд, соцержа щий регистр сцвига, элементы И, ИЛИ, 5 триггеры,дешифратор и реле времени (.Ц.

Недостатком этого устройства является невысокая достоверность выдачи команд, обусловленная тем, что возможна выдача

10 ложной команцыс при переименовании двух или более информационных символов и при подаче на вхоц устройства информаци онного сообщения в момент исполнения предыдущей команцы.

Наиболее близким к предлагаемому по технической сущности и постигаемому результату является дешифратор команд, содержащий регистр сдвига, элементы

И, ИЛИ, триггер, дешифратор, реле вре-мени, блок приема стартовых посылок, чогическнй блок приема посылок исполне ния, логический блок формирования сигна ла исполнения(2 .

Однако это устройство имеет низвув достоверность, обусловленную тем, что возможна выдача ложной команды при совпадении ; во времени информационного символа, приходящего по каналу 1, с импульсом помехи, приходящим по каналу 0 или .наоборот, при приеме сообщения, в котором произошло переименование двух или более информационных символов и при поступлении на вход устройся ва последутощего информационного со бздее ння в момент исполнения предыдущей команды.

Бель изобретения — повышение надежности.

Поставленная цель достигается тем, что в устройс тво для формирования команд управления, содержащее блок формирования сигналов исполнения, блок формированяя тактов, таймер, блок выходных дешифраторов, блок управления, причем первый выход блока формирования сигналов иеполнения соединен со входом таймера, выход блока формирования тактов соединен с

52 4 блока формирования сигналов исполнения и с адресным входом первого дешифратора блока выходных дешифраторов, второй выхоц дешифратора адреса соединен с пятым входом блока формирования сиг налов исполнения и с адресным входом второго цешифратсра блока выходных дешифраторов,, третий выход цешнфратора аареса соецинен с шестым входом блока формирования сигналов исполнения и с адресным входом третьего цешифратора блока выходных дешифраторов, второй выхоц блока формирования сигналов исполнения соединен с третьим входом блока управления и с третьим входом узла запрета, первый выхоц регистратора повторного приема команд соединен с четвертым входом блока управления и с чеи вертым вхоюм узла сравнения, второй выход регистратора повторного приема команд соещ нен с седьмым входом блсг ка формирования сигналов исполнения, первый выход блока формирования сигна лов исполнения соединен с первым входом

1 предварительного дешифратора цели, первый информационный выход регистра команц соединен с четвертым вхоюм узла сравнения, второй информационный выход регистра команц соединен со вторым входом . предварительного цешифратора. выход узла сравнения соединен с четвертым входом регистратора повторного приема команд, пятый вхоц блока управления соединен с пятым входом блока проверки достоверности и с входом импульсов синхронизации устройства, шестой вход блока

< управления соединен с входом импульсов кадровой развертки устройства, каждый выход группы выходов предварительного цешифратора соединен с соответствующими входом группы вхоюв соответствующего дешифратора блока выходных дешифраторов, группа выхоюв блока выходных дешифраторов является группой вь@одов устройства.

Кроме того, блок управления содержит первый и второй элементы ИЛИ, формирователь импульсов цо включению питания, первый и второй элементы И и триггер, причем первый вхоц первого элемента

ИЛИ соединен с первым входом второго элемента ИЛИ и с выходом формирователя импульсов по включению питания, второй вход первого элемента ИЛИ соединен со вторым входом второго элемента ИЛИ и с шестым входом блока, третгй вход первого элемента ИЛИ соецинен с третьим .вхоцом второго элемента ИЛИ и с третьим

3 8263 первым вхоюм блока управления, выход > таймера соепинен со вторым вхоюм блока управления, группа выходов блока выходных дешифраторов является группой выхоюв устройства, введены блок проS верки достоверности, узел сравнения, дешифратор адреса, регистр команд, регистратор повторного приема команды, предварительный цеши ратор, распределитель, узел запрета, причем первый вход узла запрета соединен с единичным информацион ным входом устройства, второй вход узла запрета соединен с нулевым информационным входом устройства, первый выход узла запрета соединен с первым входом 1S узла сравнения, с первым информационным входом регистра: команд, с первым входом формирователя тактов, с первым входом блока проверки достоверности ис первым входом дешифратора адреса, 20 второй выхоц узла запрета соецинен со вторым входом узла сравнения, со вторым информационным входом регистра команд, со вторым входом формирователя тактов,. со вторым входом блока проверки досто- 25 верности и со вторым вхоцом цешифратора адреса, sbегоn формирователя тактов соединен с первым входом распределителя, первый выход распределителя соецинен с третьим входом блока проверки достоверности, второй выход распределителя соединен с третьим вхоцом дешифратора адреса, третий выход распределителя соединен с тактовым вхоцом регистра команд и с третьим вхоюм узла сравнения, четвертый выход распределителя соединен с первым входом блока формирования сигналов испо йения, первый выход бпока проверки достоверности coel динен с первым вхоюм регистратора 40 повторного приема команд и со вторым входом блока формировйния сигналов исполнения, в)горой выход блока проверки достоверности соединен с четвертым вхо:дом цешифратара адреса, первый выход 4S блока управления соединен с третьим входом блока формирования сигналов исполнения, с пятым входом цешифратора адреса, с четвертым входом блока проверч ки достоверности, со вторым входом So распределителя и с входом установки нуля устройства, второй выход блока! управления соединен со вторым входом регистратора повторного приема команд и с входом сбвоса регистра команд, пер- вый выход цешифратора адреса соединен с третьим входом регистратора повторного приема команд, с четвертым входом

5 826382 6 входом блока, четвертый вход первого. входом блока, выход первого элемента элемента ИЛИ соединен с выходом пер- И соединен с единичным входом триггера, вого элемента И, четвертый вход втор первый вход второго элемента И соединен го элемента ИЛИ соединен с выходом с пятым. входом блока, второй вход второ второго элемента И, первые входы перво- ro элемента Исоединен с первым выходом го и второго элементов И соединены с узла проверки четности,,третий вход втоединичным выходом триггера, второй рого элемента И соединен с первым вховход первого..элемента И соединен со дом третьего элемента И и с нулевым вторым входом второго элемента И н с выходом триггера, второй выход узла первым входом блока третий вход второ- 10 проверки четности соединен со вторым го элемента И соеднйен с четвертым входом третьего элемента И, выход втовходом блока, вход синхронизации триР- рого элемента И соединен с первым вы гера соединен с пятым входом блока, ходом блока, выход третьего элемента единичный вход этого триггера соединен - И соединен со вторым выходом блока. со вторым входом блока, выход первого < :Ha фиг. l изображена структурная схеэлемента ИЛИ соединен. с первым выхо- ма устройства для формирования команд дом блока, выход второго элемента ИЛИ управления. на фиг. 2 - структурная схесоепинен со вторым выходом блока-. ма блока проверки достоверности, на фиг.

Блок формирования сигналов исполнения 3 - структурная схема блока ynpaaaeaas; содержит первый и второй элементы ИЛИ, >0 . на фиг, 4 - структурная схема блока форI. первый и второй элементы И и триггер, мироваиия сигналов исполнения» причем первый вход первого элемента: Устройство содержит блок 1 управления, И соединен с шестым входом блока, вто- узел 2 запрета, формирователь 3 тактов, рой вход первого элемента И соединен с распределитель 4, дешифратор 5 адреса, третьим входом блока, третий вход перво-25 блок 6 проверки достоверности, Регистр

ro элемента И соединен с первым входом 7 команд, блок 8 формирования сигналов второго элемента И н с первым входом исполнения, таймер 9, предварительный блока, четвертый вход первого элемента, дешифратор 10, блок 11 выходных дешиф

И соединен со вторым входом второго раторов, регистратор 12 повторного приз элемента И и со вторым входом блока, 3Q ма команд, узел 13- сравнения, еатничный. третий вход второго элемента И соединен информационный вход 14, нулевой инфюр а- с выходом первого элемента ИЛИ, первый ционный вход 15, выходной дешифратор вход первого элемента ИЛИ соединен с 16, группу выходов 17, вход 17 установпятым входом блока, второй вход первого кн нуля, вход 19 импульсов синхронизаэлемента ИЛИ соединен с четвертым вхо- 35, ции, вход 20 импульсов кадровой разверт дом блока, выход первого. элемента И ки, элементы И 21-23, узел 24 проверсоедннен с первым входом второго эле- ки четности, триггер 26, формирователь ° мента ИЛИ, выход второго элемента И 26 импульсов по включению питания, соединен со вторым входом второго эле- элементы ИЛИ 27 и 28, элементы И 29 мента ИЛИ, выход второго элемента ИЛИ 40 и 30, триггер 31, элементы ИЛИ 32 и соеаааеа с единичным входом триггера, .33, элементы И 34 и 35, триггер 36, вход сброса триггера соединен с седьмым . входом блока, единичный выход триггера Устройство. работает следующим об соединен с первым выходом блока, нуле- разом. вой выход триггера соединен со вторым 4s По включению питания формирователь, выходом блока. 26 формирует импульс,. который цередается через элементы ИЛИ 27 и 28 на перА так же тем, что блок проверки дос вый и второй выходы блока 1 rina установтоверности содержит Узел проверки «r ки всех узлов и блоков дешифратора коности, первый втоРой и третий элементы

И и триггер, причем первый вход узла проверки четности соепинен с третьим входом блока, второй вход узла проверки . По импульсу кадровой развертки, посчетности соединен с первым входом пер- тупающему в .блок 1 на элементы ИЛИ вого элемента И и с первым BxolloM бло- >5 27 и 28 в случае необхо жмости перехо ка, третий вход узла проверки «тности да функций управления объектом от устройсоединен с нулевым входом триггера и с ства к оператору или к другому устройству, четвертым входом. блока, второй вход в блоке 1 формируется сигнал, передаваепервого элемента И соединен со вторым мый на первый и второй выходы блока 1, 7 826382 8. ляется принупитель- ся стробами, поступающими из распрепечи команц лителя 4 на вход узла 24 блока 6. онизации триггер Если четность отпельных групп инфорединичное состоя- мационной посылки и четность всей инляет установку в 5 формационной посылки в целОм соответст - блоков и узлов уст-, вуют заданной, а,также во время приема ! м очередной команды. информационного сообщения не было оцноприема команды по временного. наличия импульсов по каналам рования сигналов 1 и О, то с выхоца алемента И 23 на щему s блок 1 на . g второй выход блока 6 выдается потенци1 блокирует сброс альный сигнал цостоверности первых разсхоцное состояние . рядов сообщения, а с выхоца элемента команды через але- И 22 на первый выход блока 6 по импуль.

bIO sblxoQ блока 1. су синхронизации - импульсный сигнал вой посылки особо 5 цостоверности всей посылки в целом. по сигналу регисгра- В блоке 8 при поступлении на входы му в блок 1 на эле»-, алементов ИЛИ 32 и И 34 сигналов локирует сброс в адреса команды достоверности и сигнала егистра 7, где xpa- c распрецелителя 4, свидетельствующего вой посылки и регист о что в сообщении количество разрядов соответствует заданному, на епиничном е время, после на- выходе триггера 36 появляется импульс, анды по сигналу свицегельствующий о правильном приеме щему вРем aeNc простой .команды. Установка триггера пающему В блок 1 5 происходит через алементы ИЛИ 33 и, все блоки и узлы И 35. С выхода блока 8 для включения устанавливаются в этот сигнал поступает на таймер 9 и через элементы И, дешифра гор 10,,а со второго выхода

ИЛИ 27 и 28, блока 8 для блокировки сброса дешифраHcllonHeHHe команцы. р тора 5 блоком 1 по сигналу "Импульс яет проверку инфор- синхронизации и nns запрета приема а соответствие ïpè- информационного сообщения в узел 2 на товерности:отсутс5» время исполнения команды, наличия импульсов Ffpa поступлении на вход блока 8 сигна входах элемента 35 налов адреса команды с аешифратора б четности отдельных цостоверности, с блока 6 сигналоЬ, е и посылки и всей распределителя 4 и регистратора 12 на ределяемое с его выходе появляется импульс, свижтельствующий о правильном приеме особо ообщение в вице сиг е0 достоверной команды, который обеспечитупает на входы але- веет формирование укаэанных сигналов. ом, при оцновремене ов по каналам 1 и Информационные сигналы с выудов гналу алемента И 21 Узла 2 поступают на входы формировастановленный по сит 45 геля 3, блока 6, цешифратора 5, в единичное состоя- регистра 7 и узла 13.

50,по которому осуществ запрет приема и выца

По импульсу синхр

31 устанавливается в иие, блок 1 осуществ .. исходное состояние ройства перед приемо

После правильного сигналу блока 8 форми исполнения, поступаю элемент ИЛИ 27, блок всего устройства в и на время исполнения мент ИЛИ 27 и перв

После приема пер достоверной команды тора 12, поступающе мент И 30, блок 1 б исходное состояние р нится информация пер ратора 12.

Через определенно чала исполнения ком таймера 9, определяю вия команды и посту на вход триггера 31 дешифратора команд исходное состояние. . 29 и 30 и элементы прекращая гем самым

Блок 6 осуществл мационной посылки н йятым критериям пос вие одновременного по каналам 1 и О

И 21 соответствие групп информационно посылки в целом, on помощью узла 24. ! Информационное с палов "1 и О пос мента И 2 1, .при ат ном наличии импульс 0, по выхоцному си триггер 25, ранее у налу Установка О" ние, переводится в нулевое состояние и запрещает перепачу сигнала достоверности с выхода элементов И 22 и 23 на выходы блока 6.

Узел 24 осуществляет проверку чеи

-ности информационного сообщения путем подсчета количества сигналов 1" как .в отцельных частях сообщения, например в адресной части, s информационной части. так и во всей посылке в целом, причем группы информационных посылок, гпе необхощ мо проверить четность, опрецеляютТактовые импульсы с выхЬда формиро-. вателя 3 через распрецелитель 4 поступают на дешифратор 5, где с их помощью . записываются первые Р разрядов собщения.

В процессе записи сообщения в дешифратор

5 блоком 6 осуществляется проверка его достоверности яо принятым критериям, в том числе проверяется отсутствие одновременного наличия импульсов по каналам

1 и О.

Если достоверность информации соответствует заданному критерию, то разрешает

1. Устройство для формирования команд управления, содержащее блок формирования, сигналов исполнения, блок формирования тактов, таймер, блок выходных цешифраторов, блок управления, причем первый выход блока формирования сигналов исполнения соединен со входом таймера, выхоц блока формирования тактов соединен с первым входом блока управления, выход таймера соединен со вторым входом блока управления, группа выходов блока выходных дешифраторов является группой выходов уСтройства, о т л и ч а ю—

8263 ся дешифровка адресной части сообщения дешифратором 5.

После расшифровки адреса сигналом с выхода цешифратора 5 включается дешифратор 16 в блоке 11 и осуществляется запись послепующих k информацион-j ных разрядов в регистр 7 с оцновремен« ной проверкой их достоверности.

Если достоверность информационного сообщения удовлетворяет принятым критериям, то блоком 8 включается дешифратор 10, разрешая тем самым дешифровку принятого сообщения. Одновременно с включением цешифратора 10 сигналом с выхода блока 8 запрещается поступление информации через узел 2 на время исполнения команды, а также на время исполнения команды блокируется сигнал сброса с блока 1 на все блоки устройства. Сиг налы с выхода азшнфратора 10, количест- 20 во которых ограничено числом 2, посту-, К пают оцновременно на входы всех леши раторов 16 второй ступени блока 11.

Выходной сигнал появляется на выходе того дешифратора 16, адрес которого содержится в первых р разрядах принятого слова.

Одновременно с включением дешифратора 10 запускается таймер19, формирую» щий длительность команды. После исполнения команды выходным сигналом таймером 9. через блок 1 осуществляется установка всех блоков в исходное состояние.

Если в первых разрядак информационного сообщения содержится другой признак простой команды, то дешифратор 5 вырабатывает сигнал включения дешифратора.16 и выходная команда сформировьввается цешифратором 16.

Рассмотрим работу дешифратора команд при приеме особо достоверной команды, перецаваемой по каналу дважды подряд

Порядок и цепи прохождении информа- 15 ционного сообщения при его первом,, про хождении соответствует прохождению простой команцы с той лишь разницей, что при первом прохождении блок 8 не включает дешифратор 10 и таймер 9, не- запрещает вторм прохождение информационной- Фвсылки через узел 2 регистратор 12 запоминает факт приема информационной посылки, в адресной части которой содержится признак особо цостоверной команды, информация которой хранится в регистре 7, кроме того, по синалу регистратора 12 включается узел 13, а блок 1 блокирует сигнал сброса, формиру- .

52 10 емого от импульса синхронизации, на регистр 7 и на регистратор 12.

При. повторном приеме инфсрмационнэго сообщения, в адресной части которого содержится признак особо достоверной команцы, порядок и цепи прохождения . информации соответствуют первому прохожцению особо достоверной команды с той разницей, что одновременно с записью информации в регистр 7 при повторном приеме сообщения осуществляется поразрядное сравнение повторной информационной посылки с хранящейся в регистре 7.:

При полной идентичности обеих посылок узел 13 выдает разрешающий сигнал в . регистратор 12, который при наличии сигнала с дешифратора 5 выдает разрешающий сигнал на блок 8, сигналом с дешифратора 5 включается дешифратор 16.

Дальнейшая дешифрация принятого информационного сообщения осуществляется аналогично описанному, с той лишь разницей, что выходные сигналы дешифратора формируются на выходе дешифратора 16. .Если при повторном приеме информация отличается or хранящейся в регистре 7 команд, то с узла 1З в регистратор 12 поступает сигнал запрета, по которому.... блок 1 устанавливает устройство в исходное состояние.

Если интервал времени между приемом прорвой и в горой информационных посылок особо достоверной команды превышает заданный, то цо команде Импульс кадровой развертки" блоком 1 осуществляется установка всего устройства в исходное с ос тоянне.

Применение предлагаемого устройства позволяет увеличить достоверность информации за счет ввецения узла запрета, распределителя, блока проверки aocroaep ности, узла сравнения и предварительного

@ешифратора., Формула изобретения

11 8263 ш е, е с я тем, что, с целью повышения нацежности, устройство цля формирования команц управления содержит блок проверки цостоверности, узел сравнения, дешиф ратор адреса, регистр. команд, регистратор повторного приема команды, прецвари- ,$ тельный цешифратор, распределитель, узел запрета, причем парвый вхоц узла запрета соединен с ециничным информационным вхоцом устройства, srropoO вход узла запрета соединен с нулевым информационным вхоцом у тройства, первый выход узла запрета соецинен с первым вхоцом узла сравнения, с первьпи информационным входом регистра команд,-с первым входом формирователя тактов, с первым входом блока проверки достоверности и с первым входом цешифратора адреса, второй вьвхоц узла запрета соединен со вторым входом узла сравнения, со вторым информа 20 ционным входом регистра команц, со вторым вхоцом формирователя тактов, со вторым входом блока проверки достоверности и со вторым вхоцом цешифват рв адреса, выход. формирователя тактов соецинен с первым входом распрецелителя, первый выхоц распределителя соецинен с третьим входом блока проверки достоверности, второй выход распрецилителя соединен с третьим входом @ешифратора адреса, третий выход распределителя соединен с тактовым входом регистра команд и с третьим входом узла сравнения, чея вертый выход распределителя соединен с первым входом блЬка формирования сигналов исполнения, первый выход блока проверки достоверности соединен с первым входом регистратора повторного приема команд и со вторым входом блрка формирования сигналов исполнения, второй 40 выхоц блока проверки цостоверности соединен,с четвертым. входом Фешифрвтора адреса, первый вихоц блока управления соединен с третьим вхоцом блька формирования сигналов исполнения, с пятым входом ешифратора ацреса(с четвертым входом блока проверки цостоверности, со вторым входом распределителя и с вхоц м установки нуля устройства,.второй выход блока управления соецинен со вто-,5О рым входом регистратора повторного прие- ма команд и с вхоцом сброса регистра комвнц, первый выхоц цешифратора адреса соецинен с третьим вхоцом регистратора повторного приема комвнц, с четвертым вхоцом блока формирования сиг налов исполнения и с вцресным входом первого цешифратора блока выходных

Фешифраторов, второй выход цешифрвтора

52

12 адресе соединен с пятым входом блока формирования сигналов исполнения и с адресным вхоцом второго цешифратора блока выходных цешифраторов, третий, выхоц цвшифраторв адреса соединен с шестым входом блока формирования сигна лов исполнения и с адресным вхоцом третьего цешифрвгора блока выходных цешифраторов,.второй выход блока формирования сигналов исполнения соединен с третьим входом блока управления н с третьим входом узла запрета, пфрвый выхоц регистратора повторного приема команд соединен с четвертым вхоцом блока управления и с четвертым входом узла, сравнения, второй выход регистрато ра повторного приема команд соединен с седьмым входом блока формирования си| налов исполнения, первый выход блока формирования . сигналов исполнениясоецинен с первым входом прецвврительного . цешифрвторв цепи, первый информационный выход регистра комвнц соецинен с четвер. тым вхоцом узла сравнения, второй ин формационный выход регистра команд соединен со вторым входом прецвври Г тельного цешифра тора, выход узла сравнения соецинен с четвертым входом регистратора повторного приема команд, пятый вход блока управления соецинен с пятым вхоцом блока проверки цостоверности и с входом импульсов синхронизации устройства, шестой вхоц блока управления соединен с входом импульсов кацравой развертки устройства, каждый выхоц группы выходов предварительного цеши ратора соединен,с соответствуюшим входом группы входов соответствуюшего цешифраторв блока выходных цешифраторов, группа выходов блока выходных

Юешифраторов является группой выхоцов устройства.

2. Устройство по и. 1, о т л и ч а ю ш е е с я тем, что блок управления со держит первый и второй элементы4И, первый и второй элементы ИЛИ, формирователь импульсов по включению питания и триггер, причем первый вхоц первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ и с выхоцом формирователя импульсов по включению питания, второй вхоц первого элемента

ИЛИ соецинен со вторым входом второго элемента ИЛИ и-с шестым входом блока, третий вход первого элемента ИЛИ соединен с третьим входом второго элемента ИЛИ и с третьим вхоцом блоки, .четвертый вхоц первого элемента ИЛИ соединен с выходом первого элемента И, мента ИЛИ соединен с четвертым вхоoîì Источники инфсрмапии, блока, выход первого элемента И сое- 35 принятые во внимание при экспертизе пинен с первым вхоцом второго элемента 1. Авторское свидетельство СССР

ИЛИ, выход второго элемента И соединен N 598066, кп, G 06 F 5/02, 1976. со вторым входом второго элемента ИЛИ, 2. Авторское свидетельство СССР выход второго элемента ИЛИ соединен Я 599262, кп, G 06 F 5/02, 1974 с единичным входом триггера, âõîé сбро- 40 (прототип1.

J. 7

8263 четвертый вход второго элемента ИЛИ . соединен с выхоцом второго- элемента

И, первые входы первого и второго элементов И соецинены с единичным выходом триггера, второй вход первого элемента

И соединен со вторым входом второго элемента И и с первым входом блока, третий вход второго элемента И соединен с четвертым входом блока, вход синхронизации триггера соединен с пятым входом блока, ещтннчный вход этого триггера соединен со вторым входом блока, выход первого элемента ИЛИ соединен с первым выходом блока, выход второго элемента

ИЛИ соединен со вторым выходом блока.

3. Устройство по п. 1, о т л и ч а ющ е е с я тем, что блок формирования сигналов исполнения содержит первый и второй.эпемейты ИЛИ, первый и второй элементы И и триггер, причем первый вход первого элемента И соединен с шестым входом блока, второй вход первого элемента И соединен с третьим входом, блока, третий вход первого элемента И соединен с первым вхоцом второго элемента И и с первым входом блока, четвертый вход первого элемента И соединен со вторым входом второго элемента

И и со вторым входом блока, третий вход второго элемента И соединен с выходом первого элемента ИЛИ, первый вхоц первого элемента ИЛИ соединен с пятым входом блока, второй вход первого эле19

52 J. и са триггера соединен с сецьмым входом блока, единичный выход триггера соединен с первым -выходом блока, нулевой выход триггера соединен со вторым выходом блока.

4. Устройство по. и. 1 о т л и ч а ющ е е с я тем, что блок проверки достоверности содержит узел проверки четности, первый, второй и третий элементы И и триггер, причем первый вход узла проверки.четности соединен с третьим входом блока, второй вход узла проверки четности соединен с первым входом первого элемента И и с первым входом блока, третий вход узла проверки четкости сое-. цинен с нулевым входом триггера и с четвертым входом блока, второй вход первого элемента И соединен со вторым входом блока, выход первого элемента

И соединен с ециничным входом триггера, первый вход второго элемента И соединей с пятым входом блока, второй вход второго элемента И соединен с первым выходом узла проверки четности, третий вход второго элемента И соединен с первым вхоцом третьего элемента И и с -иу левым выходом триггера, второй выход узла проверки четности смдинен со вторым вхоцом третьего элемента И, вьехоц второго элемента И соепикен с первым выходом блока, выход третьего элемента И соединен со вторым выходом блока.

Ина

cecrxP

Itttn

Pl7$

leper

Редактор С. Шевченко

Составитель Кудряшев

Текред . Мд олинка . Корректор. Ю.Макаренко

Заказ 2574/84 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Фяляел ППП "Патент,г. Ужгород, ул. Проектная, 4.