Делитель частоты следования импуль-cob c коэффициентами деления

 

О П И С А И И Е »839068

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07, 09. 79 (2! )2820474/18-21 с присоединением заявки № (23) Приоритет (5l)M. Кл.

Н 03 К 23/00

Гееударстеенный камнтет

СССР

Ilo делам нзебретеннй к открытей

Опубликовано 15.06.81. Бюллетень ¹ 22 (53) УДК 621.374, ° 44 (088 ° 8) Дата опубликования описания 15. 06, 8 1

В. В..Озеров (72) Автор изобретения (7l) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

С КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ Й И Й + 1 l0

Изобретение относится к вычислительной технике и автоматике и может .быть использовано в аппаратуре обработки цифровой информации.

Известен делитель частоты, содержащий управляемый счетчик, состоящий из четырех последовательно включенных D-триггеров, счетные входы первых трех 0-триггеров объединены и являются входом делителя частоты, цепи обратной связи, образованной из трех последовательно включенных логических схем, первая из которых имеет вход управления коэффициентом деления 15 .

Недостатком данного устройства является ограниченное быстродействие, обусловленное наличием дополнительных задержек прохождения сигнала

20 через цепи обратной связи, которые создаются за счет включения в обратную связь различных логических элементов, например И и ИЛИ, Наиболее близким по технической сущности к изобретению является делитель частоты с коэффициентами деления 9 ипи 10, содержащий кольцевой счетчик, выполненный на пяти последовательно включенных счетных триггерах, на объединенные счетные входы которых подан входной сигнал, причем выход пятого счетного триггера подключен через инвертор к информационому входу первой пересчетной схемы, а для изменения коэффициента деления с 10 на 9 информационный вход пятого счетного триггера за счет коммутирующего устройства, управляемого внешним сигналом, переключается с выхода четвертого счетного триггера на выход элемента И, первый и второй входы которого подключены соответственно к выходам третьего и четвертого счетных триггеров 1 21.

Недостатком данного делителя частоты является также ограниченное

3906

15

25

35

50

55 й

3 8 быстродействие, обусловленное наличием дополнительных задержек прохождения сигнала через элемент Н и коммутирующее устройство.

Цель изобретения — повышение быстродействия.

-Поставленная цель достигается тем, что в делитель частоты следования импульсов с коэффициентами деления М и М + 1, .содержащий триггеры, счетные входы первого и второго из которых соединены с входной шиной, прямой выход первого триггера соединен с первым входом второго триггера, и блок совпадения, введен делитель частоты на М/2, выход которого соединен с первым входом блока совпадения, второй вход которого соединен с прямым выходом второго триггера и входом делителя частоты на N/2, третий вход †. с шиной управления, а выход — с первым входом третьего триггера, счетный вход которого соединен с инверсным выходом первого триггера, а выход — с первым входом первого триггера,второй вход которого соединен с инверсным выходом второго триггера.

На фиг.1.представлена структурная схема устройства; на фиг.2 временные диаграммы, поясняющие работу устройства.

Устройство содержит IK-триггеры

1-3, делитель 4 частоты на М/2,блок

5 совпадения, выполненный в виде элемента И-НЕ, шину 6 управления коэффициентом деления и входную шину 7е М

Рассмотрим работу устройства при коэффициентах деления М = 10 и

М + 1=11.

Для получения коэффициента деления N = 10 на шину управления

6 подается уровень логического нуля.

В промежутке времени и t )) 0 на выходе блока 5 — логическая единица, которая поступает на первый вход триггера 3, триггер 1 заблокирован по первому входу логическим нулем, поступающим с выхода триггера 3 (фиг.2,3 6,). Триггер 3 находится в устойчивом состоянии за счет отсутствия импульсного сигнала на его счетном входе. На прямом выходе триггера 1 поддерживается уровень логической единицы (фиг.1,8)> которы, поступает на первый вход триггера

2, Последний работает в режиме деле8 4 ния частоты сигнала на два. Сигнал ,поделенной частоты поступает на вход делителя 4 на пять.

Общий коэффициент деления устройства равен

N 2 ° 5 = 10»

Для перехода на коэффициент деления М+1,=1! необходимо на шину управления 6 коэффициентом деления подать сигнал, соответствующий уровню логической единицы (фиг.2, промежуток времени t< ) t )y t< ).

Для рассматриваемого случая в промежутке времени tрй ) t< происходит совпадение логических единиц по всем трем входам блока 5. В момент совпадения на выходе блока 5 появляется логический нуль, который на выходе триггера 3 устанавливает уровень логической единицы, который поступает на первый вход триггера 1. С этого момента времени триггер 1 подготовлен к работе по первому входу в счетном режиме, но еще заблокирован по второму входу, Поэтому в цикле

Q (фиг.2) коэффициент деления сохраняется равным N = 10. B начале нового цикла счета (фиг.2, цикл б) триггер 2 переходит в состояние с логической единицей на инверсном выходе,что дает возможность перейти триггеру 1 в счетный режим.

В момент времени t4, т.е. по первому счетному импульсу в цикле триггер 1 переходит в состояние с логическим нулем на прямом выходе, а триггер 2 — в состояние с логической единицей на прямом выходе. Но после прихода второго счетного импульса в цикле Ь (фиг.2, СВ)триггер 1 вновь переключается в состояние с логической единицей на прямом выходе и логическим нулем на инверсном выходе. В результате этого происходит переключение триггера 3 в состояние с логическим нулем на выходе, который блокирует триггер по первому входу, поддерживая Hà его прямом выходе уровень логической единицы. С момента времени tr в работу включается триггер 2.

Начиная с этого момента времени в работе участвуют лишь триггер 2 и делитель 4.

Из работы устройства видно, что в цикле Б триггер 2 находится подряд в течение двух периодов входного сигнала в состоянии с логической

839068

5 единицей на прямом выходе, А так как делитель 4 срабатывает лишь от перепадов входных сигналов, то видно, что цикл 5 длиннее цикла O на один период входного сигнала (фиг.2), т.е. коэффициент деления частоты в цикле Ь равен и + 1 = 11, Количество циклов, в течение которых коэффициент деления равен И+1=11, определяется тем, сколько раз произойдет совпадение логических единиц по всем трем входам блока 5, т.е. сколько раз в промежутке времени t ...t на шину управления

6 коэффициентом деления подается логическая единица.

В предлагаемом делителе частоты повышается быстродействие, так как дополнительные задержки настолько малы, что ими можно пренебречь, следовательно, практически устройство задержки не имеет.

В устройстве отсутствует многократное параллельное соединение счетных входов триггеров, это облегчает согласование между собой триггеров и генераторов сигналов на высоких частотах, что также способствует повышению быстродействия устройства.

Формула изобретения

Делитель частоты следования импульсов с коэффициентами деления

М и Й + 1, содержаший триггеры, счетные входы первого и второго

5 из которых соединены с входной шиной, прямой выход первого триггера соединен с первым входом второго триггера, и блок совпадения, о т—

16 личающийся тем, что, с целью повышения быстродействия, в него введен делитель частоты на й/2, выход которого соединен с первым. входом блока совпадения, второ ой

И вход которого соединен с прямым выходом второго триггера и входом делителя частоты на М/2, третий вход — с шиной управления, а выход с первым входом третьего триггера, 20 счетный вход которого соединен с инверсным выходом первого триггера, а выход — с первым входом первого. триггера, второй вход которого соединен с инверсным выходом второго д триггера.

Источники информации, принятые во внимание при экспертизе

1. Каталог фирмы PLESSU SEMICON0uctors, 1974, с, 2 15.

2. Патент США Ф 3456200, кл. 328-48, 1969.

839068

Составитель О. Кружилина

Редактор М. Петрова Техред А. Савка Корректор M. Демчик

Заказ 4181/4 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал III1II "Патент", г. Ужгород, ул. Проектная, 4