Устройство переадресации накопителяинформации системы обработки данных
Союз Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
G F 13/06 Государственный комитет СССР IIo делам изобретений н открытий (23) Приоритет Опубликовано 0707.81. Бюллетень № 25 Дата опубликования описания 07. 07. 81 (53) УДК 681. 3 (088.8) (72) Авторы изобретения Е.Г. Сталин, А.В. Маркин, В.M. Соболь и A.Â. Тамошинский (71) Заявитель (54) УСТРОЙСТВО ПЕРЕАДРЕСАЦИИ НАКОПИТЕЛЯ ИНФОРМАЦИИ CHCTENbl ОБРАБОТКИ ДАННЫХ Изобретение относится к области цифровой вычислительной техники, а именно .к устройствам управления ,систем обработки данных, основная память которых включает несколько независимых запоминающих устройств (ЗУ) ° Изобретение может быть применено в ЦВМ и в особенности в тех, которые должны обладать программно-управляемой кратностью резервирования памяти. В известных ЗУ систем обработки данных те сигналы и соответствующие им шины, которые используются для адресации физических ячеек памяти на всем пространстве физических адресов ячеек памяти системы, разделены .на две группы. Одна из групп адресует ЗУ памяти, а другая группа сигналов, поступая на адресный регистр Зу,адресует ячейку этого устройства. При этом селекция.ЗУ памяти может быть осуществлена либо абонентом памяти (процессором, каналом ввода-вывода и др.), и тогда блок селекции может быть выполнен в виде дешиф-, ратора из логических схем, входящего в состав абонента памяти, либо самим модулем памяти, и тогда блок селекции ЗО может быть выполнен на основе любой комбинационной схемы сравнения кодов, первая группа входов которой соединена с шинами, используемыми для адресации ЗУ а на вторую группу входов подан фиксированный схемой соединений системы код, который присваивает адресам ячеек модуля такие значения из пространства адресов ячеек памяти ЦВМ какие соответствуют рассматриваемой позиции схемы соединений,предназначенной для установки модулей памяти. Этот код может быть изменен только за счет изменения схемы соединений. Вариант, когда селекция ЗУ осуществляется самим модулем памяти, имеет преимущества по сравнению с вариантом, когда селекция ЗУ памяти осуществляется абонентами, схемы которых в этом случае зависят от количества ячеек памяти в каждом ЗУ что не позволяет увеличить количество ЗУ, памяти в системе или заменять все или часть Зу памяти системы на ЗУ большей информационной емкости без изменения схем абонентов памяти. С другой стороны и схемы Зу памяти в ,.этом случае также зависит от числа абонентов памяти. 845157 Наиболее близким к изобретению является Зу оперативной памяти, содержащее адресный регистр, блок накопителя в состав адресного дешифратора, накопителя и разрядных формирователей, блок ввода-вывода информации в составе блоков кодирования и декодирования и регистра слова ,блока управления f11 и (2). Однако в системе обработки данных, оперативная память которой имеет многоблочную структуру и использует в качестве блоков памяти описанное ЗУ отказ нерезервированного блока памяти требует для восстановления работоспособности системы в общем случае не только перенесения всей или части информации, размещавшейся в отказавшем блоке в другой блок оперативной памяти, но и редактирование связей всех тех точек других блоков, из которых происходило обращение к 20 ячейкам отказавшего блока памяти. Известный ЗУ не могут быть настроены на различные поля пространства адресов оперативной памяти системы обработки данных, находясь в одном и р том же установочном месте системы с многоблочной оперативной памятью. Поэтому в системе, оперативная память которой состоит из одинаковых блоков, невозможно управлять кратностью резервирования блоков памяти. В результате оказывается сложным автоматическое восстановление работоспособности системы после выхода из строя одного из блоков нерезервированного участка памяти. Целью изобретения является повышение надежности, унификации и расширение функциональных возможностей ЗУ за счет настройки устройства переадресации накопителя информации 40 на различные значения из пространства адресов ячеек памяти системы обработки данных. Поставленная цель достигается тем, что в устройство переадресации 4 накопителя информации системы обработки, содержащее блок селекции, блок хранения адреса, накопитель информации, блок ввода-вывода и блок управления, причем первыи вход блока селекции является установочным входом устройства, второй вход является первым адресным входом устройства, а выход соединен с первым входом блока управления, второй вход которого является управляющим входьм устройства, выход блока хранения адреса соединен с адресным входом накопителя информации, информационный вход которого соединен с первым выходом блока ввода-вывода, информационный выход. нако- 60 пителя информации соединен с первым входом блока ввода-вывода, второй вход блока ввода-вывода является информационным входом устройства, а второй выход — соответственно инфор- 5 мационным выходом устройства., третий вход блока ввода-вывода соединен с выходом блока управления, четвертый вход является установочным входом устройства, введены регистр-идентификатор адресов ячеек, блок селекции адресов ячеек и шифратор внутренних соединений. Вход регистра — идентификатора адресов ячеек соединен с первым выходом блока ввода-вывода, выход с,первым входом блока селекции адресов ячеек и пятым входом блока ввода-вывода . Второй вход блока селекции адресов ячеек соединен с выходом шифратора внутренних соединений, третий вход является вторым адресным входом устройства, четвертый вход соединен со вторым выходом блока управления, а выход со входом блока хранения адреса. На фиг. 1 изображена структурная схема устройства переадресации накопителя информации в системе обработки данных; на фиг.2 — вариант схемы блока ввода-вывода, блока управления, шифратора внутренних соединений и блока соединений системы. Устройство переадресации накопителя информации 1 содержит блок селекции 2 для сравнения кода, находящегося на шинах адреса, с кодом номера установочного места, подаваемым от блока соединений системы, регистр-идентификатор адресов ячеек 3 для хранения кода адреса первои ячейки из пространства адресов ячеек памяти системы, блок селекции адресов ячеек 4 для сравнения кода адреса, находящегося на шине адреса, с границами поля адресов, определяемыми кодом, находящимся в регистре-идентификаторе З,и кодом> соответствующим количеству адресуемых ячеек, и для формирования кода адреса ячейки внутри блока адреса 5 для хранения адреса той ячейки, к которой происходит обращение в текущий цикл работы данного накопителя информации 6 для записи,хранения и выборки информации, блок ввода-вывода 7 для ввода информации в накопитель информации б от шины данных и в регистр-идентификатор 3 от шины данных и от блока соединений системы, для вывода на шину данных информаций из накопителя информации 6, из регистра-идентификатора 3, от блока соединений системы,.блок управления 8 для приема и передачи управляющих сигналов от процессора 9 и к процессору 9 системы обработки данных для управления работой устроиства переадресации накопителя информации, шифратор внутренних соединений для хранения количества адресуемых ячеек в устройстве переадресации накопителя информации. 845157 2 блок управления 8 получает сиг нал совпадения кода на шине адреса 10 с кодом номера установочного места. Регистр-идентификатор 3 состоит из триггерного регистра и вентилей для приема кода из блока ввода-вывоФ да 7. Блок селекции адресов ячеек 4 построен так, что в нем, во-первых, определяется разность между адресом, образованным суммой кода из . регистра-идентификатора 3 и кода количества адресуемых ячеек памчти от шифратора внутренних соединении, и адресом от шины адреса 10 и, вовторых, определяется разность между 15 -адресом от шины адреса 10 и адресом из регистра-идентификатора 3. На фиг.,2 изображено устройство переадресации накопителя информации 1 системы обработки данных, на ко2О тором в более развернутом виде показана реализация блока ввода-вывода 7, блока управления 8, блока соединений системы 11 и блока внутренних соединений 12. Информация с шины данных 13 заносится в регистр-идентификатор 3. Блок управления 8 в основном служит для выполнения двух главных функций: выдачи необходимых последовательностей сигналов для управления накопителем информации 6 и сигналов опроса и изменения состояния регистра-идентификатора 3. От процессора 9 по шине упранлеI ния 14 поступают сигналы управления (например, и виде двоичного кода) в блок управления 8 на дешифратор 15. Дешифратор 15 подает сигнал на один из вентия еи 16, 17 или на одну из линий задержки 18 и 19 при появлении на шине управления 14 соответственно сигналов "Запись н регистр", "Чтение регистра", "Запись в память" и "Чтение памяти". Последние дна выхода дешифратора 15 (" Запись в память", "Чтение памяти") также подключены к схеме ИЛИ 20. При подаче сигнала "Сброс" на шину управления 14 дешифратор 15 подает сигнал на входы группы вентилей 21. (n-1) (!ос, И.с n .. Третий вход блока селекции адресов ячеек 4 является вторым адресным входом устройства переадресации 4g накопителя информации 1, который через шину адреса 10 соединен с адресным выходом процессора 9. Четвертый вход блока селекции адресов ячеек 4 соединен с выходом блока управления 8 выход - co входом блока хранения Ф адреса 5. Выход блока хранения адреса 5 соединен с адресным входом накопителя информации 6, информационный вход которого соединен с первым выходом блока ввода-вывода 7. Информационный выход накопителя информации 6 соединен с первым входом блока ввода-вывода 7. Информационный выход устройства переадресации накопителя информации 1 является вторым 51 выходом блока ввода-вынода 7 и через шину информации соединен с информационным входом-выходом процессора 9. Третий вход блока ввода-вывода 7 соединен с выходом блока управления 8, четвертый вход является устаноночным входом устройства 1. Блок селекции 2 выполнен по коглбинационной схеме параллельного сравнения кодов. С выхода блока селекции Первый вход блока селекции 2 является установочным входом устройства переадресации накопителя информа-. ции 1, который соединен с выходом блока соединений системы. Число разрядов P кода номера установочного места, хранящегося в блоке соединений системы, связано с максимально возможным в системе числом N установочных мест для устройств переадресации накопителя информации 1 соотношением (р-1)(1ос и < Р. Второи вход блока селекции 2 является первым адресным входом устройства переадресации накопителя информации 1, который через шину адреса 10 соединен с адресным выходом .процессора 9. Выход блока селекции 2 соединен с первым входом блока управления 8, нторои вход которого является управляющим входом ЗУ переадресации накопителя информации 1. Управляющий вход устройстна переадресации накопителя информации 1 через шину управления соединен с управляющим выходом процессора 9 . Вход регистра-идентификатора 3 соединен с первым выходом блока ввода вывода 7, выход с первым входом блока селекции адресов ячеек 4 и пятым входом блока ввода-вывода 7. Второй вход блока селекции адресов ячеек 4 соединен с выходом шифратора внутренних соединений, хранящим код количества адресуемых ячеек, число разрядов и в котором связано с числом M ячеек соотношением Блок ввода-вывода 7 может быть представлен в нашем случае как пять групп вентилей 21-25. К первым входам группы вентилей 21 подключен выход блока соединений системы 11, а вторые входы подключены к выходу дешифратора 15. Первые входы группы нентилей 22 подключены к выходу вентиля 16, а вторые входы — к шине данных 13. Выходы групп вентилей 21 и 22 объединены и подключены на вход регистра-идентификатора 3. Первые входы группы вентилей 23, 24, 25 подключены соотнет-.твен845157 но к выходу вентиля 17 и к выходам линий задержек 18 и 19. Вторые входы групп вентилей 23, 24 и 25 подключены соответственно к выходу регистра-идентификатора 3, к одному входу накопителя информации 6 и к выходу накопителя информации 6. Блок соединений системы 11 выполнен как шифратор, подключение к которому производится через разъем 26. Допустим для простоты в системе предусмотрено шестнадцать установочных мест для установки устройств памяти. Таким образом, для идентифика,ции установочного места достаточно четырех двоичных разрядов (проводов). Провода внешней части разъема 6 подключаются к соответствующим полюсам источника питания для подачи конституент 0 или 1, т.е. шифруются так, чтобы образовать уникальное зна — 20 чение номера для данного установочного места (ца фиг.2 это 0101). Внутренняя часть разъема 26 соединена с первым входом блока селекции 2 и с первыми входами группы вентилей 21. Каждый раз при переустановке устройства 1 на новое установочное место (путем соединения через разъем 26) его номер форМируется блоком соединений системы 1 в виде двоичного чистка, отличающегося от прежнего. Аналогично вь|полнен шифратор внутренних соединений 12, с той лишь разницей, что в нем отсутствует разьем (так как устройство постоянно находится внутри) и разрядность формируемого шифратора кода характери— зует объем накопителя информации. Таким образом, код количества адресуемых ячеек памяти, образованный путем подключения к соответствующим 40 полюсам источника гитания (шифрация конституент 0 и 1) шифратора внутренних соединений 12, постоянно постуйает на один из входов блока селекции адресов ячеек 4. 45 Блок управления 8 устройства 1 работает следующим образом. Пусть по шине управления 14 поступил сигнал "Сброс". Этот сигнал поступает с выхода дешифратора 15 на опрос группы вентилей 21, в результате чего в каждом из устройств 1 в регистры идентификаторы 3 записывается код номера установочного места. Таким обозом, обеспечивается последующее дифференцированное обращение к их накопителям информации 6. Состояние регистра-идентификатора 3 может быть изменено следующим образом. Пусть по шине управления 14 поступил сигнал "Запись в регистр", ф0 на шину адреса 10 подан код, указывающий в каком устройстве должна быть выполнена эта установка, а на шине данных 13 имеется информация, .которую надо записать в регистр- 65 идентификатор 3. Тогда то устройство 1, в котором совпали значения информации на шине адреса 10 и кода номера установочного места, вырабатывает сигнал разрешения на выходе блока селекции 2 и открывает вентиль 16 для прохождения сигнала "Запись в регистр", выделяемого дешифрато-. ром 15 для опроса группы вентилей 22, В результате информация с шины данных 13 заносится в регистр-идентификатор 3. . Аналогично производится чтение содержимого этогб:регистра. При поступлении сигнала "Чтение регистра" по шине управления 14 и соответствующего кода на шинах адреса 10 в одном иэ устройств 1 срабатывает блок селекции 2 и открывает вентиль 17 для прохождения сигнала "Чтение регистра", выделяемого дешифратором 15 для опроса группы вентилей 23. В результате информация из регистраидентификатора адресов ячеек 3 поступает на шину данных 13; Для обращения к накопителю информации 6 по шине управления передаются сигналы "Запись в память" или "Чтение памяти", которые проходя через дешифратор 15 поступают на схему ИЛИ 20 и на одну из линий задержек 18 или 19 соответственно. Сигнал с выхода схемы ИЛИ 20 поступает в блок селекции адресов ячеек 4. Одновременно на этот блок подаются информация с шин адреса 10, данные регистра-идентификатора 3 и код количества адресуемых в устройство 1 ячеек памяти из шифратора внутренних соединений 12. Если адрес, заданный на шине адреса 10, попадает в пространство адресов-, определяемое настройкой и объемом данного устройства управления (см.ниже), то на выходе блока селекции адресов ячеек 4 формируются фактический адрес и сигнал обращения к накопителю информации 6, передаваемые через блок хранения адреса 5. Если адрес, заданный на шине адреса 10, не попадает в указанное пространство адресов, блок селекции адресов ячеек 4 не срабатывает и операция обращения к накопителю информации 6 в данном устройстве памяти не начинается. В случае обращения по сигналу "Запись в память" работает группа вентилей 24, которая по сигналу с выхода линии задержки 18 пропускает информацию с шины данных 13 на вход накопителя информации 6. Если происходит обращение по сигналу "Чтение памяти", то работает группа вентилей 25, которая по сигналу с выхода линии задержки 19 считывает информацию из накопителя информации 6 на шину данных 13. В частном случае при использовании накопителей информации 6 стандартных 845157 10 размеров (например, 16К, 32К и т.д.) блок селекции адресов ячеек 4 выполняется в виде обычной--схемы сравнения, в которой сравниваются только определенные разряды адреса, например старшие, причем число сравниваемых разрядов в этом случае определяется из соотношения 1. - )о0 М, где Q — число сравниваемых разрядов; — число разрядов в шине адреса 10; И вЂ” число ячеек в устройстве 1. Блок хранения адреса памяти 5 может быть выполнен из триггерного регистра и вентилей для приема кода адреса иэ блока селекции адресов ячеек 4. Накопитель информации 6 может быть выполнен по любой схеме, содер-. жащей адресный дешифратор, накопитель.и разрядные формирователи. Блок ввода-вывода 7 может быть выполнен по любой схеме, содержащий регистр слова, связанный с одной стороны с разрядными формирователями накопителя информации б непосредственно или через блоки кодирования и декодирования, а с другой стороны . с шиной данных 13. Устройство переадресации накопителя информации работает следующим образом. В начальном состоянии (после включения электропитания), когда содержимое регистров-идентификаторов 3 устройства 1 системы обработки данных с многоблочной памятью не определено, блок управления 8, воздействуя на соответствующие входные . вентили блока ввода-вывода 7 и регистра-идентификатора 3, загружает в старшие разряды последнего код номера установочного места, задаваемого от блока соединений системы. Поскольку каждому месту под устройство переадресации накопителя информации в системе соответствует свой уникальный установочный номер, то в результате такой загрузки кодов номеров установочных мест в регистры-идентификаторы 3 всем устройством переадресации накопителя информации системы назначаются различные поля пространства адресов ячеек памяти системы. При чтении и записи информации адрес A установленный на шинах адреса 10, проверяется блоком селекции адресов ячеек 4. Если адрес А удовлетворяет неравенству В A < (В+С), где  — адрес в регистре-идентификаторе 3, С вЂ” количество ячеек в устройстве переадресации накопителя информации, задаваемое кодом шифратора 12, то блок обработки данных обеспечивает возможность перенастройки отдельных устройств переадресации накопителя информации оперативной памяти сис- темы обработки данных на различные значения из пространства адресов ячеек памяти системы; динамическое резервирование (за счет использования устроиств переадресации накопителя информации различных объемов) лишь более ценной части информации, находящейся на заранее непредсказуемом месте размещения.ее в памяти; возможность управления кратностью резервирования памяти (путем настройки нескольких устройств переадресации накопителя информации на одинаковые адреса); фиксирование некоторого промежуточного состояния памяти (путем смены значения кода в регистре-идентификаторе адресов ячеек) для повторного пуска в процессе отладки программ; устранение зависимости схем устройств переад5 d0 селекции адресов ячеек 4 подает разность (А-В) на вход блока хранения адреса 5. Эта разность далее записывается в адресный регистр блока хранения адреса 5 и используется в качестве внутреннего адреса для выборки или записи информации иэ (или в) накопителя информации 6. Поскольку в системе обработки данных могут оказаться несколько устройств переадресации накопителя информации, для которых удовлетворяется неравенство Ва А с (В+С), то одна и та же операция чтения или записи может одновременно реализовываться в несколькиМ устройствах 1 системы. Устройства 1 системы, в которых неравенство В с A < <(В+С) не выполняется, остаются пассивными. При необходимости присвоения адресам ячеек устройств переадресации накопителя информации новых значений, определяемых регистром-идентификатором 3, на шину адреса 10 подается код номера установочного места, сопровождаемый соответствующим кодом операции. Если этот код номера установочного места на шине адреса 10 совпадает с кодом номера установочного места блока соединений . системы 11, о чем блоку управления 8 сигнализирует блок селекции 2, то новое значение регистра-идентификатора 3 загружается от шины данных 13 через блок ввода-вывода 7. Поскольку установочные места системы под устройства переадресации накопителя информации имеют уникальные номера, то лишь в одном устройстве 1 системы за одну операцию можно изменить содержимое регистра-идентификатора 3. Предложенное устройство переадресации накопителя информации системы 84 157 12 ресации накопителя информации от числа абонентов памяти, а также устранения зависимости схем абонентов памяти от количества ячеек в устройстве переадресации накопителя информации и. количества самих устройств переадресации накопителя. информации в системе; простоту подключения дополнительных устройств переадресации накопителя информации (в том числе и резервных} без прокладки индивидуального интерфейса. Формула изобретения IS Устройство переадресации накопи теля информации системы обработки дан ных,содержащее блок селекции, блок хранения адреса, накопитель информации, блок ввода-вывода и блок управ- щ ления, причем первый вход блока селек.ции является установочным входом устройства, второй вход — первым адресным входом устройства, а выход соединен с первым входом блока управления, второй вход которого является управляющим входом устройства, выход блока хранения адреса соединен с адресным входом накопителя информации, информационный вход которого соединен с первым выходом блока вводавывода, а информационный выход накопителя информации соединен с первым входом блока ввода-вывода, второй вход блока ввода-вывода является информационным входом устройства, а З5 второй выход — соответственно информационным выходам устройства,третий вход блока ввода-вывода соединен с выходом блока управления, а четвертый вход является установочным входом устроиства, а т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения функциональных возможностей за счет настройки устройства на различные значения из пространства адресов ячеек памяти системы обработки данных, в него введены регистр-идентификатор адресов ячеек, блок селекции адресов ячеек и шифратор внутренних соединений, причем вход регистра-идентификатора адресов ячеек соединен с первым выходом блока ввода-вывода, выход регистра-идентификатора адресов ячеек соединен с первым входом блока селекции адресов ячеек и пятым входом блока ввода-вывода, второй вход блока селекции адресов ячеек соединен с выходом шифратора внутренних соединений,третий вход блока селекции адресов ячеек является вторым адресным входом устройства, четвертый вход блока селекции адресов ячеек соединен со вторым выходом блока управления, а выход — ca входом блока хранения адреса. Источники информации, принятые во внимание при зкспертизе 1. Авторское свидетельство СССР Р 297070, кл. G 11 С 9/04, 19б9. 2. Авторское свидетельство СССР Р 377873, кл. G 11 С 9/06, 1970 (прототип). 845157 Составитель В. Ратышев Техред З,фанта КорректорЛ. Иван Редактор Л. Утехина Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Z(-35, Раушская наб., д. 4/5 Заказ 4168/4 филиал ППП "Патент", г. Ужгород, ул. Проектная,4
