Делитель частоты импульсов

 

Союз Советских

Социалистическнх

Реслублнк

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (>845292 (61) Дополнительное к авт, свнд-ву (22) Заявлено 180779 (?1) 2799100/18-21

К„з

H 03 К 23/24 с присоединением заявки ¹

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 07.0781. Б>оллетень ¹ 25 (53) УДК 621. 374 . . 32 (088. 8) Дата опубликования описания 070781 (72) Автор изобретения

В.С. Иишкин (71) Заявитель (54 ) ДЕЛИТЕЛЬ ЧАСТОТЫ ИИПУЛЬСОВ

Изобретение относится к автоматике и может использоваться при постро ении цифровых синтезаторов частоты, а также в формирователях временных интервалов.

Известен делитель частоты импульсов, содержаший счетчик, выходы которого соединены с дешифратором, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены со входом делителя частоты импульсов, выход которого соединен с выходом первого элемента И и цепью сброса счетчика, счетный вход которого сое- 1з динен с выходом второго элемента И (1(, Недостатки =- того делителя частоты импульсов — относительно низкая на- де>кность и сложность изменения коэффициента пересчета. 20

Известен также делитель частоты импульсов, содер>кащий счетчики с дешифрацией состояния и элемент И, входы которого соединены с выходами дешифрации состояния десятичных счет- 25 чиков с дешифрацией состояния, а выход элемента И соединен с входами сброса десятичных счетчиков с дешифрацией состояния, выход переноса каждого десятичного счетчика с дешифра- 30 цией состояния соединен со счетным входом следующего десятичного счетчика с дешифрацией состояния f2).

Недостатком этого делителя частоты импульсов является относительно низкая достоверность функционирования.

Целью изобретения является повышение достоверности функционирования.

Поставленная цель достигается тем, что в делитель частоты импульсов, содер>кащий десятичные счетчики с дешифрацией состояния и элемент И, входы которого соединены с выходами дешифрации состояния десятичных Счетчиков с дешифрацией состояния, а выход элемента И соединен со входами сброса десятичных счетчиков с дешифрацией состояния, выход переноса каждого десятичного счетчика с дешифрацией состояния соединен со счетным входом следующего десятичного счетчика с дешифрацией состояния введены вспомогательный элемент И и инвертор, выход которого соединен с дополнительным входом элемента И и счетн м входом первого десятичного счет .ика с дешифрацией состояния, а вход инвертора соединен со входом делителя частоты импульсов и с тактирующим

845292 входом вспомогательного элемента И, остальные входы которого соединены с выходами дешифрации состояния десятичных счетчиков с дешифрацией состояния.

Каждый десятичный счетчик с де- 5 шифрацией состояния содержит, первый, второй, третий и четвертый триггеры, двухвходовой элемент И, пять инверторов и элемент И-ИЛИ-НЕ, выход которого соединен со входом первого инвертора, выход которого соединен с выходом дешифрации состояния этого десятичного счетчика с дешифрацией состояния, вход сброса которого соединен со входом сброса триггеров; счетные входы второго и третьего и первый управляющий вход четвертого триггеров соединены соответственно с прямыми выходами первого, второго триггеров и выходом двухвходового эпемента И, вхо-20 ды которого соединены с прямыми выходами второго и третьего триггеров.> счетный и второй управляющий входы четвертого триггера соединены соответственно с прямым выходом первого 5 триггера и прямым выходом четвертого триггера, инверсный выход которого соединен с управляющим входом второго триггера; прямые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго, третьего, четвертого, пятого инверторов; прямой выход четвертого триггера соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ и выходом переноса десятичного счетчика с дешиф-. рацией состояния, счетный вход которого соединен с счетным входом первого триггера; прямой выход первого триггера соединен с первыми входами треть-40 ей, пятой, седьмой и девятой групп входов по И элемента И-ИЛИ-HE и вторым входом первой группы входов по И элемента И-ИЛИ-НЕ; прямой выход второго триггера соединен с первыми вхо- 45 дами четвертой и восьмой и вторыми входами третьей и седьмой групп входов по И элемента И-ИЛИ-НЕ; прямой выход третьего триггера соединен с первым входом входом шестой, вторыми входами четвертой и пятой и третьим входом третьей групп входов по И элемента И-ИЛИ-НЕ; выход второго инвертора соединен с первыми входами восьмой Й десятой, вторыми входами второй и шестой и третьим входом четвертой групп входов по И элемента И-ИЛИ-НЕ; выход третьего инвертора соединен с третьими входами первой, второй, пятой и шестой и вторыми входами девятой и десятой групп вхо- 60 дов по И элемента И-ИЛИ-НЕ; выход четвертого инвертора соединен с четвертыми входами первой и второй и третьими входами седьмой, восьмой, д н,ятой и десятой групп входов по 65

Й элемента И-ИЛИ-НЕ; выход пятого инвертора соединен с четвертыми входагли третьей, четвертой, пятой, шестой седьмой, восьмой, девятой и десятой групп входов по И элемента И-ИЛИ-НЕ; пятые входы всех групп входов по И элемента И-ИЛИ-НЕ соединены с соответствующими шинагли.

Структурная схема делителя частоты импульсов показана на фиг. 1. На фиг. 2 показана структурная схема десятичного счетчика с дешифрацией состояний.

Делитель частоты импульсов содержит десятичные счетчики 1 с дешифрацией состояния, элемент И 2, вспомогательный элемент И 3 и инвертор 4.

Входы элемента И 2 соединены с выходами деформации состояния счетчиков

1, а выход элемента И 2 соединен с входами сброса счетчиков. Выход переноса каждого счетчика соединен со; счетным входом следующего, выход инвертора 4 соединен с дополнительным входом элемента И 2 и со счетным входом первого счетчика, а вход инвертора 4 — с входом 5 делителя частоты иглпульсов и с тактирующим входом вспомогательного элемента И 3, остальные входы которого соединены с выходами дешифрации состояния счетчиков.

Каждый десятичный счетчик 1 содержит триггеры 6-9, двухвходовый счетчик И 10, пять инверторов 11-15 и элемент И-ИЛИ-НЕ 16, выход которого соединен с входом инвертора 11.

Его выход соединен с выходом дешифрации состояния этого счетчика, вход сброса которого соединен со входами сброса триггеров 6-9, счетные входы триггеров 7 и 8 и первый управляющий вход триггера 9 соединены соответственно с прямыми выходами триггеров б и 7 и выходом двухвходового элемента И 10, входы которого соеди- . нены с прямыми выходами триггеров 7 и.З, счетный и второй управляющий входы четвертого триггера 9 соединены соответственно с прямым выходом триггера 6 и прямым выходом триггера 9, инверсный выход которого соединен с управляющим входом триггера 7.

Прямые выходы триггеров 6-9 соединены с входами соответственно инверторов 12-15. Прямой выход триггера 9 соединен с первыми входами первой и второй групп входов по И элемента

И-ИЛИ-HE 16 и выходом переноса счетчика, счетный вход которого соединен со счетным входом триггера 6.

Прямой выход триггера б соединен с первыми входами третьей, пятой, седьглой и девятой групп входов по И элемента И-ИЛИ-НЕ 16 и вторым входом первой группы входов по И элемента И-ИЛИ-НЕ 16. Прямой выход триггера 7 соединен r. первыми входами четвертой и восьмой и вторыми входами третьей и cедьмой групп входов и по И зле845292

Двоично-десятичный счетчик работает в коде 8-4-2-1. Выходы триггеров

6-9 соединены с кодирующими входами мультиплексора 16 данного счетчика с соответствующими двоичными весами. Сигнал А на выходе появляется высоким уровнем в моменты времени, определяемые логическим уравнением

А=Г ° Л A

О:)

= о „„и где — символ, обоз начаюций логип= ческое произведение выходных сигналов мультиплексоров каскадов деления;

А — выходной сигнал мультиплеки сора.

Выходной сигнал и-ного мультипЛексора определяется логическим уравнением

50

Ап= F< „° Ч Блп Х и 5С1 С2 С4, С8) где F „ — импульсный сигнал, поступающий на вход и-ного счетчика. 60

Период следования сигнала F „свя» зан с периодом следования входной импульсной последовательности соотношением

Т,„., =;"o. 1-0 мента И-ИЛИ-НЕ 16. Прямой выход триггера 8 соединен с первым входом шестой, вторыми входами четвертой и пятой и третьим входом третьей групп входо по И элемента И-ИЛИ-НЕ 16. Выход второго инвертора 12 соединен с первыми входами десятой, вторыми входами второй и шестой и восьмой и третьим входом четвертой групп входов по И элемента И-ИЛИ-HE 16, выход .инвертора 13 — с третьими входами .первой, второй, пятой и шестой и вторыми входами девятой и десятой групп входов по И элемента И-ИЛИ-НЕ 16. Выход четвертого инвертора 14 связай с четвертыми входами первой и второй и третьими входами седьмой, восьмой, девятой и десятой групп входов по И элемента И-ИЛИ-HE 16. Выход инвертора 15 соединен с четвертыми входами третьей, четвертой, пятой, шестой, седьмой, восьмой, девятой и десятой 20 групп входов.по И элемента И-ИЛИ-HE

16, пятые входы всех групп входов по

И элемента И-ИЛИ-НЕ 16 соединены с соответствующими управляющими шинами

17-26.

Элемент И-ИЛИ-HE 16 выполняет функции мультиплексора.

Работает делитель частоты импульсов следующим образом

Импульсная последовательность Fg . (высокий уровень входного импульса) с периодом следования Тц и длительностью импульса высокого уровня с непрерывно поступает на вход элемейта .И 3 и через инвертор 4 — на счетный вход счетчика 1 и на вход элемента

И 2. Символ обоз начает логическое сложение десяти конституент i=O единицы.

Символ S обозначает конкретный тп информационный вход мультиплексора, где i=0,1,...,9.

Символ Х„.„ С1, С2, С4, С81 обоз,начает двоичйый вектор на кодирующих входах и-ного мультиплексора, причем код двоичногр вектора соответствует информационному входу и-ного мультиплексора. Импульс обнуления высокого уровня формируется на выходе элемента И 2 и определяется логическим уравнением

R=F А

CD г n=-a где .л, — символ, обозначающий логическое произведение двоичных аргументов А

Число, выражающее любой целочисленный коэффициент деления, представляется в десятичной системе счисления в раскрытой форме в виде к=кед . пг+ к, - 0 +

K.= 3. 40 +> .<0+...+5 ° гg

Требуемый коэффициент деления ДПКД (К=1,...,CD ) устанавливается подачей высокого уровня на одну из шин мультиплексора каждого каскада давления.

Время задержки выходного импульса высокого уровня А делителя относительно входного импульса высокого уровня Г„ определяется но формуле з.зьф. ъ.йй5 Р 3,сч. 3+ 3L1

1 .У где время задержки выходного иглпульса высокого уровня; время задержки инвертора 4г время задержки одного счетчика> номер каскада деления, коэффициент которого

5,!„4 0 начиная с первого каскада,* время задержки о ного мультиплексора; время задержКи элемента И 3.

З. лнб. сз,сч. где КеА, KA ... — коэффициенты от 0 до 9, стоящие соответственно в раз— делах единиц, десятков и т.д. десятичного числа, выражающего коэффициент деления.

Структура построения и коэффициент деления ДПКД связаны соотношением

845292

Предельная частота использования делителя определяется выражением

1 мак 2(езицв п +g ö" ts . *> 1 где n — число каскадов деления.

Предложенное устройство позволит на своем выходе 27 получить импульсы, синхронные по времени и равные по длительности входным импульсам, что обеспечивает надежность функционирования. .Формула изобретения

1. Делитель частоты импульсов, содержащий десятичные счетчики с дешифрацией состояния и элемент И, входы которого соединены с выходами дешифрации состояния десятичных счет- 3Q чиков с дешифрацией состояния, а выход элемента И соединен с входами сброса десятичных счетчиков с дешифрацией состояния, выход переноса каждого десятичного счетчика с де- д5 шифрацией состояния соединен со счетным входом следующего десятичного

=четчика с дешифрацией состояния, отличающийся тем, что, с целью повышения достоверности функционирования, в него введены BcIIGMGгательный элемент H и инвертор, выход которого соединен с дополнительным входом элемента И и счетным входом первого десятичного счетчика с дешифрацией состояния, а вход инвертора соединен с входом делителя частоты импульсов и тактирующим входом вспомогательного элемента И, остальные входы которого соединены с выходами дешифрации состояния десятичных счет- 40 чиков с дешифрацией состояния.

2. Делитель по и. 1, о т л и ч а ю шийся тем, что каждый десятичный счетчик с дешифрацией состояния содержит первый, второй, третий 45 и четвертый триггеры, двухвходовый элемент И, пять инверторов и элемент

И-ИЛИ-НЕ, выход которого-соединен с входом первого инвертора, выход которого соединен с выходом дешифрации состояния этого десятичного счетчика с дешифрацией состояния, вход сброса которого соединен с входами сброса триггеров, с сетные входы второ го g третьего и первый управляющий вход четвертого триггеров соединены соответственно с прямыми выходами первого, второго,триггеров и выходом двух-, входового элемента И, входы которого соединены с прямыми выходами второго и третьего триггеров, счетный и второй управляющий входы четвертого триггера соединены соответственно с прямым выходом первого триггера и прямым выходом четвертого триггера, инверсный выход которого соединен с управляющим входом второго триггера, прямые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго, третьего, четвертого, пятого инверторов, прямой выход четвертого триггера соединен с первыми входами первой и второй групп входов по И элемента

И-ИЛИ-НЕ и выходом переноса десятичного счетчика с дешифрацией состояния, счетный вход которого соединен с счетным входом первого триггера, прямой выход первого триггера соединен с первыми входами третьей, пятой, седьмой и девятой групп входов по И элемента И-ИЛИ-НЕ и вторым входом первой группы входов по И элемента

И-ИЛИ-НЕ, прямой выход второго триггера соединен с первыми входами четвертой и восьмой и вторыми входами третьей и седьмой групп входов по И элемента И-ИЛИ-НЕ, прямой выход треть его триггера соединен с первым входом шестой, вторыми входами четвертой и пятой и третьигл входом третьей групп входов по И элемента И-ИЛИ-НЕ, выход второго инвертора соединен с первыми входами восьмой и десятой, вторыми входами второй и шестой и третьим входом четвертой групп входов по И элемента И-HJIH-НЕ, выход третьего инвертора соединен с третьиими входами. первой, второй, пятой, шестой и вторыми входами девятой и десятой групп входов по И элемента

И-ИЛИ-НЕ, выход четвертого инвертора соединен с четвертыми входами первой и второй и третьими входами седьмой, восьмой, девятой и десятой групп входов по И элемента И-ИЛИ-НЕ выход пятого инвертора соединен с четвертыми входами третьей, четвертой, пятой, шестой, седьмой, восьмой, девятой и десятой групп входов по И элемента И-ИЛИ-НЕ, пятые входы всех групп входов по И элемента

И-ИЛИ-НЕ соединены с соответствующими управляющими шинами.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 513507, кл. Н 03 К 23/00, 1974.

2. Friedrich Arnolds. "Electroniche Medtechnik", Вег!iп, Union, с. 277, рис. 18.1. 1976 (прототип), 845292

Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4209/б

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель О. Скворцов

Рецактор Б. Федотов Техред T.Ìàòo÷êà Корректор О Билак