Устройство для проведения матричныхиспытаний микроэлектронных cxem

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик >851414

К АВТОИ:КОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (51)М. Кл. (22) Заявлено 16. 11. 79 (23) 2845161/18-24 с присоединением заявки N9 (23) Приоритет

Опубликовано 3007.81. бюллетень Й9 28

Дата опубликования описания 30. 07; 81

G 06 F 15/46

Государственный комитет

СССР по яелам изобретений и открытий

l (53) УДК 621.396 (088.8) (72) Авторы изобретения

Ф.Ф. Колпаков, B.A. Шевелев, А;Е. Сйчбв, В.И. Клоков и E.A. Милькевич (73) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОВЕДЕНИЯ МАТРИЧНЫХ

ИСПЫТАНИЙ МИКРОЭЛЕКТРОННЫХ СХЕМ

Изобретение относится к автоматике и вычислительной технике и предназначено для исследования и оптимизации параметров микросхем и допусков на них па критерию процента выхода годных микросхем любых безынерционных схем в статическом режиме.

Известны устройства для проведения матричных испытаний радиоэлектронных схем.

Матричные испытания в этих устройствах имеют своей целью определение количественных характеристик параметрической надежности исследуемых устройств, определение двумерных 13 сечений области работоспособности, оптимальных сечений допусковой области, максимально возможных диапазонов изменения каждого параметра, их оптимальных значений и фиксации этих 20 значений в физической модели схемы

re и Г2).

Недостатки этих устройств закл3очаются в отсутствии анализа промежуточных результатов матричных испы- 25 талий и отсутствии оптимизации внутренних параметров исследуемых схем, а также в недостаточной точности, обусловленной возможностью исследования влияния на выходные парамет- 30 ры схемы одновременного. изменения только двух параметров компонентов.

В реальных условиях отклонения выходных параметров схемы являются функцией одновременного изменения всех параметров компонентов. Кроме этого, этим устройством не учитываются законы распределения входных и выходных параметров, корреляционные связи между параметрами компонентов, всегда имеющие место для интегральных схем, а также степень влияния отклонения каждого входного параметра на выходные параметры.

Наиболее близким к предлагаемому является устройство, содержащее блок управления, выход которого подключен к управляющим входам датчика случайных чисел, блоков формирования тестовых сигналов, моделирования, контроля, построения сечений области работоспособности вычислительных блоков, накопителей, элемента И, блока устаНовки номинальных значений и детектора влияния параметров, первый вход которого соединен с первым выходом генератора тактовых импульсов, остальные выходы которого подключены к

851414 первым входам блоков коммутации, контроля и установки номинальных значений, второй вход блока коммутации соединен с выходом блока перебора реализации, вход которого связан с выходом датчика случайных чисел, выход блока коммутации .подключен к первому входу блока моделирования, второй вход которого связан с выходом блока формирования тестовых сигналов, а выход — с вторым входом блока контроля, выход которого связан со входом анализатора реализации, первый выход которого соединен со входом блока построения сечений области работоспособности, подключенного выходом через первый вычислительный блок ко второму входу блока установки номинальных значений, подключенного выходами ко второму входу блока управления и детектору влияния параметров, связанйого .выходом с первым входом второго.вычислительного блока, вторые входы .которого связаны с выходами накопителей, подключенных входами к выходам элемента И, входи которых и третий вход блока управления соединеиы-соответственно со вторым и третьим выходами анализатора реализации (31 .

Однако такое устройство обладает недостаточным быстродействием,;так как необходимое число начальныХ. случайных векторов, для которых определяется выполнение условий работоспособности и проводится попарный случайный перебор всех параметров для нахождения номинальных значений параметров, определяемое по формуле л 1-1

1У 2 и где n — число квантуеьых параметров схемы;

В - число квантов, на которое разбит диапазон возможных изменений каждого параметра; (1-d-) — заданная достоверность того, что полученные данные при испытаниях обьема Нм отличались бы от истинных (т.е. при полном переборе всех комби- наций квантов параметров й) не больше, чем наЕ;

Е. - заданная ошибка испытаний. является черезмерно большим.

В отличие от схем на дискретных элементах в интегральных схемах уровень технологии определяет лишь вероятность попадания значения данного параметра компонента в заданную область при выбранных номинальных значениях параметров компонентов схем.

Таким образом, параметры компонен-" тов являются случайными величинами, характеристики которых могут быть заданы только статистически. Следовательно, этап функционального синтеза должен быть выполнен статистическим синтезом. Устройство учитывает случайные распределения параметров отдельных компонентов и корреляционных связей между ними и их влияние на распределение выходных па10 раметров интегральных схем; т.е. на их разброс от схемы к схеме., позволяет сделать вывод, что требования к

t компонентам могут быть менее жесткими и, следовательно, процент вы15 хода годных схем при,их производстве более высоким. Однако .помимо указанного выше недостатка такого устройства, заключающегося в необходимости использования большого

20 числа начальных случайных векторов, следует отметить, что это устройство также не учитывает взаимосвязанность номиналов параметров исследуемых схем, допусков на них и процента выхода годных микросхем, что снижает точность получаемых устройством результатов.

Цель изобретения — повышение быстродействия и точности устройства.

Поставленная цель достигается тем, что в устройство для проведения матричных испытаний микроэлектронных схем, содержащее блок управления, соединенный первым выходом со входом блока определения коэффициентов влияния через включенные последовательно датчик случайных чисел, блок перебора реализаций, блок коммутации, блок моделирования, блок контроля, анализатор реализаций, блок формирова4Q ния сечений области работоспособности, первый вычислительный блок., блок установки номинальных значений параметров, второй выход которого соединен с первым входом блока управления, а второй вход — с первым выходом генератора импульсов, подключенного вторым выходом ко второму входу блока коммутации, а третьим выходом — к третьему входу блока управления, подсоединенного первым выходом ко второму входу блока моделирования, второму входу блока контроля, входу блока формирования тестовых Сигналов, третьему входу блока усТановки номинальных значений параметров, второму входу первого вычислительного блока, второму входу блока определения коэффициентов влияния, второму входу блока формирования,сечений области работоспособности, ) первому входу второго вычислительного блока, первым входам накопителей и первым входам блоков совпадения, вторые входы которых соединены ,со .вторым выходом анализатора реал,лизаций., а выходы — co вторыми вхо851414

25 ком перебора реализаций, находя не- обходимое число начальных случайных точек, удовлетворяющих условиям работоспособности, и, проводя после@ довательный попарный перебор параметров физической модели исследуемой схемы блока 7 для каждой на,чальной случайной точки, выдает в блок 12 формирования сечений области работоспособности текущие коме ра параметров и нх квантов, участвующие в переборе, по команде блока

14 установки номинальных значений параметров включает соответствующий номер кванта параметра физической

40 модели схемы, выдает в блок 15 огределения коэффициентов влияния номинальные значения параметров компо- нентов, полученные для каждого начального случайного вектора, удовлетворявшего условиям работоспособности, а во второй вычислитель" ный блок 16 - данные с накопителей

11 для определения закона распределения выходного параметра, выдает команду в датчик 3 случайных чисел на формирование случайных нормально распределенных векторов с коррелированными компонентами, разрешает выдачу определенных во втором вычис лительном блоке 16 границ допусков на первые входы соответствующих схем совпадения, по его команде данные с выхода счетчика годных реализаций поступают на входы компаратора 20 и блока 24 выбора максимума допустиф© мых реализаций, разрешает подачу сигнала с компаратора 20 на вход ключа 22, сигналов с блока 24 выбора максимума допустимых реализаций в блок 21 памяти и блок 25 разности, -д а также сигнала с блока 21 памяти в дами соответствующих блоков совпадения. выходы которых подключены ко ,вторым входам второго вычислительного блока. соединенного третьим входом с третьим входом блока контроля и с первым входом генератора импульсов, четвертым входом - с выходом блока определения коэффициентов влйяния, а пеовым выходом — с четвертым входом блока чпоавления. пятый вход котооого подключен к тоетьему выход анализатооа реализаций. введены блок памяти, блок вставок, блок выбора максимума допустимых оеализаций., блок оазности, блоки сравнения и последовательно включенные элемент И, счетчик годных реализаций, компаратор, ключ и блок уставок,соединенный вторым входом с первым выходом генератора импульсов, а выходомс шестым входом блока управления, седьмой вход которого подключен к выходу блока разности, соединенного первым входом с первым вы",одом блока максимума допустимых реализаций, а вторым входом — с выходом блока памяти, подключенного первым входом к первому выходу блока управления, а вторым входом — ко второму выходу блока выбора максимума допустимых реализаций, первый вход которого соединен со вторым выходом счетчика годных реализаций, а третий выходсо вторым входом компаратора, соеди.- ненного третьим входом со вторым входом счетчика годных реализаций, со вторым входом блока выбора максимума допустимых реализаций и с первым выходом блока управления, блоки сравнения первыми входами подключены к выходу датчика случайных чисел, вторыми входами - ко вторым выходам второго вычислительного блока, а выходами — ко входам элемента И.

На чертеже представлена функциональная схема предлагаемого устройства. устройство содержит блок 1 коммутаций, блок 2 перебора реализаций, датчик 3 случайных чисел, блок 4 управления, генератор 5 — импульсов,блок 6 формирования тестовых сигналов, блок 7 моделирования, блок 8 контроля, анализатор 9 реализации, блоки 10 совпадения, накопители 11, блок 12 формирования сечений области работоспособности, первый вычислительный блок 13, блок 14 установки номинальных значений параметров, блок

15 определения коэффициентов влияния второй вычислительный блок 16, блоки 17 сравнения, элемент И 18, счетчик 19 годных реализаций, ком.паратор 20, блок 21 памяти ключ 22, блок 23 уставок, блок 24 выбора максимума допустимых реализаций, блок

25 разности.

Блок 1 коммутаций представляет собой группу ключевых элементов, обес печнвающих коммутацию представите" лей квантов исследуемых элементов физической модели 7 и управляемых блоком 2 перебора реализаций. Блок 2 перебора реализаций служит для упРавления коммутиРующими ключами.

Датчик 3 случайных чисел служит для нахождения по команде с блока управления необходимого числа начальных случайных векторов, распределенных по равномерному закону и

1О удовлетворяющих условиям работоспособности, для проведения последовательного попарного случайного перебора параметров физической модели исследуемой схемы блока 7 для каж15 дого начального случайного вектора, для формирования случайных векторой имеющих заданные математические ожй дания, соответствующие компонентам каждого начального случайного векто39 ра. дисперсии и коэффициенты корреляции и распределенные по заданным законам распределения.

Блок 4 управления через датчик

3 случайных квантов управляет бло851414 блок 25 разности и координирует работу остальных блоков.

Генератор 5 тактовых импульсов используется для синхронизации блока

1 коммутации, блока 8 контроля, блока 14 установки номинальных значений параметров, второго вычислительного блока 16 и блока 23 уставок с блоком управления по заданному ритму.

Блок 6 формирования тестовых сигналов вырабатывает для каждой конкретной физической модели схемы комплекс входных сигналов.

Блок 7 моделирования выполнен в виде платы, на которой последовательно с контактами соответствующих ключевых элементов блока 1 коммутации подключены выходы квантов моделируемых параметров исследуемой схемы с начальными диапазонами изменения, обеспечивающими определение границ сечений области работоспособности этой схемы.

Блок 8 контроля преобразует любой выходной сигнал исследуемой схемы в вид и величину, удобную для обработки и анализа в анализаторе 9 реализаций.

Анализатор 9 реализаций характеризует каждую реализацию, определяя, работоспособна она или нет в соответствии с выбранными критериями работоспособности. Блоки 10 совпадения, представленные в количестве, определяемом заданным числом уровней отклонения выходного сигнала, охватывают весь возможный диапазон изменения этого выходного сигнала в цифровом эквиваленте.

Накопители 11 предназначены для накопления количества реализаций, при которых величина выходного сигнала (в цифровом эквиваленте) совпадают с уставкой соответствующего блока 10.

Блок 12 формирования сечений области работоспособности по данным блока 4 управления и анализатора

9 реализаций получает сечение области работоспособности для каждой пары параметров, преобразует эту информацию в вид, удобный для последующей работы, и по команде блока управления выдает ее в первый вычислительный блок 13.

Вычислительный блок 13 вписывает з каждое сечение области работоспофбности оптимальное сечение до-. пусковой области, осуществляет обработку серии полученных сечений допусковой области для каждого параметра, определяя максимально воз-. можный диапазон изменения и его оптимальное значение, и по команде блока выправления сообщает это значение в блок 14„ установки номинальных значений параметров.

1О

ЗО

Блок 14 останавливает работу всего устройства на время, кратное периоду поступления тактовых им †пульсов, в течение которого вносит изменения в программу работы блока управления, устанавливая в блоке 7 полученное в результате предыдущей обработки оптимальное значение, и выдает команду на продолжение работы устройства. Блок 15 определения коэффициентов влияния параметров íà основании выданных по сигналу блока управления данных о номинальных значениях параметров схемь для каждого из начальных случайных векторов, удовлетворяющих условиям работоспособности, определяет коэффициенты влияния соответствующих параметров и преобразует их в вид, удобный для последующей работы.

Второй вычислительный блок 16, куда по сигналу блока управления поступают значения коэффициентов влияния и данные с накопителей, определяет закон распределения выходного параметра и, используя сднформацию о законах распределения входных параметров и корреляционных связях между ними, определяет оптимальные допуски на параметры элементов для каждого начального случайного вектора, т.е. границы интервалов допустимых значений по каждому из параметров исследуемой схемы, которые по сигналу с блока 4 управления поступают на первые входы соответствующих блоков сравнения 17, а на основании известного коэффициента вариации определяет среднеквадратические отклонения компонентов каждого начального случайного вектора. Затем он останавливает работу устройства на время, кратное периоду поступления тактовых импульсов, в течение которого вносит изменения в программу работы блока 4 управления и выдает команду на продолжение работы устройства.

Блоки 17 сравнения, представленные в количестве, определяемом числом элементов схемы, тогда, когда случайные значения компонентов коррелированных векторов совпадают с соответствующими интервалами допустимах значений, выдают соответствующие импульсы.

Элемент И 18 оценивает каждую реализацию и в случае появления сигналов на всех его входах вырабатывает импульс, поступающий на счетчик

19 годных реализаций.

Счетчик 19 годных реализаций предназначен для накопления количества реализаций, при которых совокупности случайных величин соответствующих компонентов каждого начального случайного вектора (в цифровом эквиваленте) совпадают с соотствуюI щими границами интервалов допустимых

851414

10 значений блоков 17 сравнения, которые он передает в компаратор 20 и блок 24 выбора максимума допустимых реализаций по команде с блока 4 управления.

Компаратор 20 сравнивает текущее значение количества годных реализа-,ций (процента выхода годных микросхем) с некоторым наперед заданным (нижним допустимым) порогом и в случае положительной разности выдает сигнал по команде с блока 4 управления на ключ 22.

Блок 21 памяти служит для хранения нижнего допустимого значения числа годных реализаций и последующих значений после каждого следующего шага сокращения диапазонов допустимых значений параметров исследуемой схемы, которые поступают в него по сигналу с блока 4 управления иэ блока 24 выбора максимума годных реализаций и которые он по соответствующей команде блока 4 управления передает в блок 25 разности.

Ключ 22 имеет число входов и выходов, соответствующее числу параметров исследуемой схемы. При появле нии на его управляющем входе сигнала он пропускает сигналы, поступающие

;на него из блока 14 установки номинальных значений параметров на входы блока 23 уставок границ допустимых значений.

Блок 23 уставок границ допустимых значений представляет собой логический блок с числом пар состояний, соответствующих числу параметров исследуемой схемы. Каждая пара состояний характеризует нижнюю и верхнюю границу допустимых значений одного параметра. Компоненты первого начального случайного вектора, поступающие на его входы, опрокидывают обе его границы в положение, в цифровом эквиваленте соответствующее пришедшему номинальному значению каждого параметра исследуемой схемы.

Компоненты второго случайного вектора опрокидывают одну из каждой пары его границ, причем левую (нижнюю) или правую (верхнюю) в зависимости от того, меньше или больше соответствующая компонента второго начального случайного. вектора соответствующей компоненты первого начального случайного вектора. Компоненты каждого последующего начальногр случайного вектора будут опрокидывать одну из его соответствующих границ только в том случае, если они либо меньше соответствующей нижней, либо больше соответствующей верхней границ, полученных после прихода соответствующих компонентов первых двух начальных случайных векторов. Затем блок 23 уставок границ допустимых значений останавливает работу всего устройства на время, кратное периоду поступления тактовых импульсов, в течение которого вносит изменения в программу работы блока 4 управления, устанавли" вая новые границы допустимых изменений параметров, полученные в результате предыдущего шага, и выдает команду на продолжение работы устройства.

Блок 24 выбора максимума допус- тимых реализаций имеет на своем первом и втором выходах сигнал, в цифровом эквиваленте равный нижнему допустимому значению количества годных реализаций, которое после каждого шага матричных испытаний, заклю15 чающегося в выбрасывании совокупности начальных случайных векторов, за меняется максимальным количеством годных реализаций, полученных для одного из этих векторов, которое

З1 по сигналу с блока 4 управления передается в блок 21 памяти и устанавливается в качестве порогового для подачи в блок 25 разности и компаратор 20.

Блок 25 разности сравнивает значения получившегося в ходе очередного шага проведенных матричных испытаний максимальное число годных реализаций с максимальным количеством годных реализаций на предыдущем шаге и в случае, когда зта разность больше некоторого наперед заданного числа годных реализаций, выдает команду на проведение следующего шага матричных испытаний, в противном случае выдает команду на остановку работы устройства и разрешает печать компонентов вектора (номинальных значений) и допусков на них вектора, который в текущем шаге дает максимум

40 количества годных реализаций.

Устройство работает следующим образом.

После пуска устройства блок 4 управления, работающий по заданной

45 программе, выдает команду в датчик

3 случайных чисел, который случайным образом выбирает кванты в соответствующем исходном диапазоне каждого параметра схемы, разрешает вы о дачу сигналов о кьординатах первого случайного вектора в блок 2 перебо:ра реализаций на срабатывание соответствующих ключевых элементов блока

1 коммутации для включения выбранных представителей квантов внутренних

55 параметров физической модели схемы в блок 7 моделирования. На вход собранной физической модели схемы и блока 6 формирования тестовых сигналов подается комплекс входных фо сигналрв, а блок 8 контроля и анализатор 9 реализаций в соответствии с заданными ограничениями на выходные параметры схемы проводят оценку реализации (работоспособности схемы

Д при данном наборе значений внутрен851414

12 них параметров) . Сигнал с анализатора 9 реализаций поступает на блок

4 управления, который в случае неудовлетворения первого случайного вектора условиям работоспособности выдает команду в датчик 3 случайных чисел на выбор следующего случайного вектора, в противном случае дает разрешение в датчик 3 случайных чисел с поступлением следующих тактовых импульсов на проведение последовательного попарного случайного перебора квантов первого и второго внутренних параметров схеыа,причем остальные параметры представлены своими номинальными значениями, являющимися координатами случайного вектора, удовлетворявшего условиям работоспособности.

Блок 4 управления дает разрешение на параллельное считывание результатов оценки работоспособности каждой ситуации при попарном случайном переборе с анализатора 9 реализаций на блоки 10 совпадения, каждый из которых настроен на определенное число, в цифровом выражении эквивалентное соответствующим квантам, на которое разбит весь возможный диапазон изменения выходного параметра испытуемого устройства. На выходе элемента И, у которого в данной реализации число совпадает с поступившим с анализатора 9 реализаций, появляется признак совпадения, разрешающий прибавление единицы в связанный с этим элементом накопитель 11.

Результаты оценки работоспособности каждой ситуации попарного слу-, чайного перебора и координаты кван- ) тов параметров, участвующих в реализации, выдаются также в блок 12 формироваикя сечений области рабо- ) тоспособиости. Полученное таким образом двумерное сечение области работоспособности по команде блока-4:, управления передается в первый вычислительный блок 13 в виде, удобном для его работы, первый вычислктельный блок 13 вписывает в каждое двумерное сечение области работоспособности оптимальное двумеркое сечение допусковой области. Параллельно с работой первого выЯислительно»

ro блока 13 продолжается случайный перебор квантов первОго и третьего внутренних параметров схемы, aepsoro и четвертого и т.д. Таким образом, полуиаем серию оптимальных двумерных сечений допусковой области относительно первого параметра. Первый вычислительный блок 13 проводит сов» местную обработку всей серии сечений, определяя максимально допустимый диапазон изменения первого параметра и его оптимальное для этой серии сечений номинальное значение. Прк получении сечения области работоспособности первого и последнего параметров первый вычислительный блок 13 останавливает работу устройства до момента выдачи оптимального номинального значения первого пара.метра для первого случайного векто ра, удовлетворившего условиям рабо тоспособности. По окончании обработки серии сечений первого параметра с остальными по команде блока 4 управления это значение сообщается о в блок 14 установки номинальных значений параметров, который преобразует номер кванта, соответствующий оптимальному значению первого параметра в внд, удобный для изменения

15 программы работы блока 4 управления, и блокирует работу устройства на Время своей работы и время включения представителя кванта первого параметра, соответствующего определенно;щ му номинальному значению (время блокировки кратно периоду поступления тактовых импульсов), после чего с поступлением следующих тактовых импульсов дает команду на продолжение Работы Устройства.

Аналогичным образом проводится попарный случайный перебор второго внутреннего параметра схемы со всеми остальными, .кроме первого, и определяется его оптимальное номинальное значение, затем третьего со всеми остальными, кроме первого и вто« рого параметров и т.д.

По окончании попарного случайного перебора всех параметров для первого случайного вектора, удовлетворившего условиям работоспособности, и нахождении оптимальных номинальных значений последние по команде блока

4 управления поступают в блок 15 оп40 ределения коэффициентов влкяния, где находятся коэффициенты влияния каждого входного параметра схемы на выходной параметр и по команде блока 4 управления передаются во. второй

4 вычислительный блок 16. В результате всех циклов испытаний для первого случайного вектора в накопителях 11 собираются числа, представляющие в целом гистограмму, т.е. дкфференци» альную функцию распределения выходного сигнала испытуемого устройства, причем информация с накопителей

11 по сигналу блока 4 управления поступает во второй вычислительный блок 16, который определяет закон распределения выходного параметра и на основании данных о коэффициентах влияния входных параметров закон распределения входных параметров и корреляционных связей между д) ними определяет оптимальные допуски на параметры creme для первого случайного вектора, удовлетворившего условкям работоспособности, а на основании данных о коэффициенте вариации определяет среднеквадратические

14

851414

13 отклонения компонентов первого случайного вектора, которые поступают в блок 4 управления для изменения программы его работы. Блок 4 управления выдает команду в датчик 3 случайных чисел на формирование .5 случайных нормально распределениых ,,ректоров с коррелированными компонентами, прйчем компоненты этих векторов обладают заданными из второго вычислительного блока 16 среднеквадратическими отклонениями и связаны известными коэффициентами корреляции. Сигналы о случайных квантах - параметров с выхода датчика случайных чисел .поступают на первые входй соответствующих блоков 17 сравнения, 15 на вторые входы которых подаются иэ второго вычислительного блока 16 определенные там допуски, т.е. значения границ интервалов допустимых значений по каждому из параметров. 2О

Когда случайное значение параметра совпадает с интервалом допустимых значений, на выходе соответствующих блоков 17 сравнения появляется сигнал. При наличии таких сигналов на всех входах элемента И 18 последний вырабатывает импульс, поступающий на счетчик 19 годных реализаций. В результате серии из и испытаний для первого случайного вектора в счетчи.ке 19 годных реализаций накаплива- 30 ется некоторое число, отражающее процент выхода годных микросхем, ко торые в виде, удобном для последующей работы, по команде с блока 4 управления подается на первый вход. компаратора 20, на второй вход которого поступает некоторое эаданнье .начальное значение процента выхода годных микросхем (годных реализаций) иэ блока 24 выбора максимума допусти- 4О мых реализаций, соответствующее нижнему допустимому порогу. В случае положительной разности между сигналами на первом и втором входах компаратора на выходе последнего появ- 4$ ляется сигнал, открывающий ключ 22.

Номинальные значения первого начального случайного вектора, поступающие иэ блока 14 установки номинальных значений параметров, проходят через 5() ключевой элемент на соответствующие входы блока 23 уставок границ допустимых значений и опрокидывают соответствующие пары состояний, характеризующие его границы по каждому параметру, в положения, соответствукицие в цифровом эквиваленте пришедшим номинальным значениям. Компоненты второго случайного начального вектора опрокидывают одну из каждой пары его границ, причем левую (ниж» 0 нюю) или правую (верхнюю) в зависимости от того, меньше или больше соответствующая компонента второго начального случайного вектора соответствующей компоненты первого слу-, 65 чайного вектора. Данные о номинальных значениях каждого следующего начального случайного вектора при положительной разности в компараторе 20 и появлении сигнала на управляющем входе ключа 22 проходят через ключ 22 и опрокидывают одну из каждой пары его границ только в том случае, если соответствующие компоненты либо меньше соответствующей нижней, либо больше соответствующей верхней границ, полученных после прихода предыдущего вектора. По окончании испытания и начальных случайных векторов,для каждого иэ которых проведено и реализаций в соответствии с заданным законом рас» пределения его компонент, дисперсиями и коэффициентами корреляции в блоке 23 уставок границ допустимых значений элементов формируются новые границы, которые, естественно, уже предыдущих. Затем блок 23 уставок границ допустимых значений останавливает работу всего устройства на время, кратное периоду поступления тактовых импульсов, s течение которого вносит изменения в программу работы блока 4 управления, устанавливая новые границы допустимых значений параметров, полученные в результате последнего шага проведенйя матричных испытаний, и выдает команду на продолжение. работы устройства.

Вместе с формированием новых границ допустимых значений параметров сигнал со счетчика 19 годных реализаций для каждого начального случайного вектора поступает кроме компаратора 20 также на вход блока 24 выбора макси« мума допустимых реализаций и опрокидывает его в том случае, если последующее значение больше предыдущего. Затем по сигналу с блока

4 управления максимальное значение годных реализаций устанавливается как пороговое для следующей серии из и начальных случайных векторов (следующего шага проведения матричных испытаний) и подается на второй вход компаратора 20 и одновременно засылается в блок 25 разности и блок 21; откуда по сигналу с блока

4 управления предыдущее пороговое значение блока 24 выбора максимума допустимых реализаций постуйает на второй вход блока 25 разности. В случае, если разность .между сигналами на первом и втором входах блока

25 разности больше некоторого наперед заданного числа годных реализаций, отражающего достоверность и ошибку матричныМ испытаний, на выходе последнего появляется сигнал, поступающий на вход блока 4 управления, куда с приходом следующих тактовых импульсов поступают полученные в ходе предыдущего шага проведения матричных йспытаний новые, 851414

16,более узкие границы допустимых изменений параметров, и цикл испытаний исследуемой схемы продолжается. ,Когда указанная разность в блоке

25 разности меньше наперед заданного числа годных реализаций, на выходе последнего появляется сигнал другой полярности, кеторый поступает на блок 4 управления и разрешает печать номинальных значений и допусков компонентов того начального случайного вектора, который в ходе последнего шага матричных испытаний дает наибольшее значение количества годных реализаций (процент выхода годных микросхем) и останавливает работу устройства. 15

Таким образом, введение в устройство для проведения матричных испытаний микроэлектронных схем элемента И, счетчика годных реализаций, компаратора, ключа, блока уставок, 20 блоков сравнения, блока памяти, блока выбора максимума допустимых реализаций и блока разности выгодно отличает предлагаемое устройство для проведения матричных. испытаний микроэлектронных схем от известного так как, во-первых, позволяет сократить необходимое число начальных случайных векторов и тем самым повысить производительность работы устройства и,,во-вторых, обеспечивает учет неразрывной связи номинальных значений, допусков на них и процента .выхода годных микросхем, проявляю,щийся в ходе проведения комплексных .матричных испытаний, а также позволяет получить оптимальный вектор номинальных значений параметров исследуемой схемы и допусков на них, что увеличивает точность устройства. 40 формула изобретения

Устройство для проведения матричных испытаний микроэлектронных схем,, содержащее блок управления, соединенный первым выходом со входом блока опрЕделения коэффициентов влияния через включенные последовательно датчик случайных чисел, блок перебора реализаций, блок коммутации, блок моделирования, блок контроля, ®0 анализатор реализаций, блок формирования сечений области работоспособности, первый вычислительный блок, блок установки номинальных значений параметров, второй выход которого 55 соединен с первым входом блока управлений,"а второй вход — с первым выходом генератора импульсов, подключенного вторым выходом ко второму входу блока коммутации, а третьим выходом — к третьему входу блока управления, подсоединенного первым выходом ко второму входу блока моделирования, второму входу блока контроля, входу блока формирования тес- у5 товых сигналов, третьему входу блока установки номинальных значений параметров, второму входу первого вычислительного блока, второму входу блока определения коэффициентов влияния, второму входу блока формирования сечений области работоспособности, первому входу второго вычислительного блока, первым входам накопителей и первым входам блоков совпаления,вторые входы которых соединены со вторым выходом анализатора реализаций, а выходы - со вторыми входами соответствующих блоков совпадения, выходы которых подключены ко вторым входам второго вычислительного блока, соединенного третьим входом с третьим входом блока контроля и с первым входом генератора импульсов, чет- вертым входом — с выходом блока определения коэффициентов влияния, а первым выходом - с четвертым входом блока управления, пятый вход которого подключен к третьему выходу анализатора реализаций, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и точности устройства, в него введены блок памяти, блок выбора максимума допустимых реализаций, блок раэностй, блоки сравнения и последовательно включенные элемент И, счетчик годных реализаций, компаратор, ключ и блок уставок, соединенный вторым входом с первым выходом генератора импульсов, а выходом - с шестым входом блока управления, седьмой вход которого подключен к выходу блока разности, соединенного первым входом с первым выходом блока максимума допустимых реализаций, а вторым входом — с выходом блока памяти,.подключенного первым входом к первому выходу блока управления, а вторым входом — ко второму выходу блока выбора максимума допустимых реализаций, первый вход которого соединен со вторым выходом счетчика годных реализаций, а третий выход — со вторым входом компаратора, соединенного третьим входом со вторым входом счетчика годных реализаций, со вторым входом блока выбора максимума допустимых реализаций и с первым выходом блока управления, блоки сравнения первыми входами подключены к выходу датчика случайных чисел, вторыми входами — ко вторым выходам второго вычислительного блока, а выходами — ко входам элемента И.

Источники информации, принятые во внимание при экспертизе.

1 ° Авторское свидетельство СССР

Р 383510, кл. С 06 F 15/46, 1968.

2. Авторское свидетельство СССР

9 516048, кл. G 06 F 15/46, 1976.

3. Авторское свидетельство СССР по заявке 9 2630041/18-24, кл. 6 06 F 15/46, 1978 (прототип).

851414

Заказ 6360/69

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель И; Горбунова

Редактор Н. Безродная . Техред Н, Еелущак Корректор В. Синицкая

Ю JO

Тираж 745 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113045, Москва Ж-35, Раушская наб., д. 4/5