Устройство для сопряжения

 

Союз Советскнк

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (ii) 860045 (61) Дополнительное к авт. свид-ву(22) Заявлено 300579 (21) 2799397/18-24 с присоединением заявим Но (23) Приоритет

Опубликовано 300881. Бюллетень М 32

Дата опубликовани я опмсани я 300881 (5 )М. Кл.з

006 F 3/04

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681.325 (088. 8) /

О.А.Гущин, Н.П.Загуменнов, В.В.Егоров, A.Ã.Милешкин., И.Д.Ульянова, A.À.Улитин и П.С.Щелоков (72) Авторы изобретения (73) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления для сопряжения основной и терминальной цифровой вычислительной машины.

Известны устройства для сопряжения, содержащие блоки согласования, блоки прерывания, блоки буферных регистров, блоки режимов обмена, блоки синхронизации обмена, которые служат для связи цифровых вычислительных машин в целях увеличения вычислительных мощностей, предварительной обработки исходной информации и расширения языковых возможностей общения человека с машиной(1).

Недостаток этих устройств состоит в ограниченной области применения, что обусловлено невозможностью обмена информации по произвольным адресам.

Наиболее близким к предлагаемому по технической сущности является устройство для сопряжения основной и вспомогательных цифровых вычислительных машин, содержащее блоки прерывания, блок дешифрации адреса команды основной машины, блок режимов обмена, блок счетчика слогов, блок синхрони- ЗО зации и управления микрооперациями обмена, регистры слога и имитации, регистры приема и выдачи слова, элементы И приема, считывания и выдачиЬЦ

Недостатком данного устройства является ограниченная область применения.

Цель изобретения является расширение области применения устройства.

Поставленная цель достигается тем, что в устройство, содержащее блок переключения режима работ, соединенный первьм входом с первьм выходом блока синхронизации, второй Bblход которого является первым выходом устройства, блок согласования с мини-ЭВМ, первые вход и выход которого являются первым входом и вторым выходом устройства, второй вход сое" динен с третьим выходом устройства и первым выходом блока переключения режимов работ, вторым выходом соединенного с первым входом с блоком регистра числа, а вторым входом - с первым выходом блока управления обменом, второй выход которого подключен ко входу блока синхронизации, третий выход и первый вход — соответственно к четвертому выходу и вторсиу входу устрой860045 ства, а второй вход - к первому выходу блока ручного ввода, вторым и третьим выхадом соединенного соответственно со вторым входом блока регистра числа и первым входом блока прерываний, второй вход и выход кото. рого являются соответственно третьим входом и пятьм выходом устройства, шестой выход и четвертый вход которого соединены соответственно со вторьм выходом блока согласования с миниЭВМ и третьим входом блока регистра числа, введены блок формирования разворота адреса и блок регистра адреса, причем первый вход блока формирования разворота адреса соединен со вторым выходом блока синхронизации, первый выход — с третьим входом блока согласования с мини-3ВМ вторые выход и вход — соответственно с первьж и вторьм входами блока регистра адреса, выход которого подключен к четвертому входу блока согласования с мини-ЭВМ, второй вход — к выходу блока регистра числа и пятому входу блока согласования с мини-ЭВМ, а третий вход — с пятым входом устройства.

Блок формирования разворота адреса содержит два дешифратора, десять элементов И, три триггера и шесть элементов НЕ, причем входы первого дешифратора подключены соответственно к выходам первого и второго триггеров, а первый, второй и третий выходы — соответственно через первыйо второй и третий элементы НЕ к первьм входам первого, второго и третьего элементов И, вторые входы которых соединены с первым входом блока, выходы первого и второго элементов И подключены соответственно к первым входам четвертого и пятого элементов И, выходами соединенных со вторьм выходом блока, а вторыми входами — с выходом четвертого элемента НЕ, вход которого соединен с первьм выходом третьего триггера и через пятый элемент HE с первьм выходом блока, второй выход третьего триггера подключен через шестой элемент НЕ к первому входу шестого элемента И, второй вход и выход которого соединены соответственно с первьзч входом и вторым выходом блока вход второго дешифратора подключей ко второму входу блока, а выход к пЕрвому входу седьмого элемента И, второй вход которого соединен с третьим входом блока, а выход — co вторьай выходом блока и первыми входами триггеров, второй вход третьего триггера подключен к выходу третьего элемента И, а выход — к первьм входам восьмого и девятого элементов И, выходы которых соединены соответственно со вторыми входами первого и второго триггеров, первый выход второго триггера соединен с первьм входом десятого элемента И, выходом подключенного ко второму входу восьмого элемента И, а вторым входом ! ко второму входу девятого элемента

И и первому входу блока.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 функцирнальная схема блока синхронизации, на фиг. 3 — то же, блока переключения режима работ, на фиг.4 то же, блока согласования с мини-ЭВМ, на фиг. 5 — то же, блока формирования разворота адреса.

Устройство (фиг.1) осуществляет сопряжение между процессором 1 и мини.-ЭВМ 2 и содержит блок 3 синх15

5 ронизации, блок 4 переключения режима работ, блок 5 управления обменом, блок 6 согласования с мини-ЭВМ, блок 7 регистра числа, блок 8 регистра адреса, блок 9 формирования разЩ ворота адреса, блок 10 ручного ввода и блок 11 прерываний. Мини-ЭВМ подключается к первому, второму и третьему выходам и первому, третьему и пятому входам устройства. Процесу5 сор соединяется с четвертым, пятым и шестым выходами и вторым и четвертым входами устройства.

55 б0

Блок 3 синхронизации (фиг. 2) вырабатывает последовательность сигналов, управляющих передачей информации, и включает в себя линии 12 задержки, усилители-формирователи 13, согласующие элементы НЕ 14 и триггеры 15.

Блок 4 переключения режима работ, запоминающий код операции,и вырабатывающий управляющие потенциалы в зависимости от кода операции, включает в себя элементы И 16, триггеры 17 и элементы HE 18,(фиг. 3).

Блок 6 согласования с мини-ЭВМ, управляющий передачей кодовой информации и кода адреса между процессором и мини-3ВМ и согласующий входныевыходные цепи сопряжения, содержит элемент И 19, элементы HE 20 и согласующие усилители 21 (фиг. 4).

Блок 9 формирования разворота адреса (фиг. 5) состоит из элементов И 22, триггеров 23, дешифраторов 24 и элементов НЕ 25.

Устройство работает следующим образом.

Устройство работает в трех режимах: в режиме передачи информации из процессора 1 в мини-ЭВМ 2, в режиме приема информации в процессор 1из мини-ЭВМ 2 и в режиме пульта управления. При наличии в оперативной памяти процессора 1 массива информации, подготовленного для передачи в мини-ЭВМ 2, управляющая программа процессора формирует команду на передачу, которая отсылается из процессора 1 на вход блока 5, где прсисходит преобразование кода коман860045 ды в уира вляющие :игналы, которые поступают в процессор для считывания информации, н блок 3 для запуска временной диаграммы и в блок 4 для установления режима передачи. Блок 3 посылает сигналы в блоки 4 и 9 и 5 в мини-3BN 2. Блок 4, приняв сигналы из блока 5 и серию тактирующих сигналов из блока 3, выдает в блок 6 и s мини-ЭВМ 2 сигналы разрешения на передачу, в блок 7 сигнал разрешения на прием информации из процессора 1 и в блок 9 сигнал для определения управлякщего кода (признак адреса) . Блок 9, принян сигнал разрешения от блока 4 и тактирующие сигналы от блока 7, посылает в блок 8 сигналы 1 начальной установки регистра адреса.

С блока 8 текущий адрес выдаваемой информации поступает в блок б, открытый сигналами из блоков 9 и 4, из которого этот адрес выдается на 20 вход мини-ЭВМ 2. Выдаваемая информация с выхода процессора 1 параллельным кодом принимается блоком 7, открытым сигналом разрешения на передачу с блока 4, с выхода блока 7 информация поступает в блок б и далее на информационный вход мини-3BN 2.

При записи информации н мини-3ВМ

2 по произвольньм адресам информация из блока 7 поступает в блок 8 и блок 9. При наличии в передаваемой информации управляющего кода (признака адреса) блок 9 дешифрирует его и выдает в блок 6 сигнал запрета на передачу адреса с блока 8 и информации с блока 7, а на вход блока

8 вьщает сигнал сброса регистра адреса и сигнал разрешения на прием последующей информации для формирования адреса. После установки нового адреса в блоке 8 с первого выхода 40 блока 9 снимается сигнал запрета, а со второго выхода — сигнал разрешения на прием информации блоком 8, после чего начинается пересчет адреса. 45

В режиме приема информации в процессор 1 из мини-3BN 2 инициатором может быть как процессор 1, так и мини-3BN 2. В первом случае управлякщая программа процессора 1 выстав- gp ляет н блок 5 команду приема, где она дешифрируется, и выработанные управляющие сигналы передаются в блоки 3 и 4, в результате чего процессор настраивается на прием а миниЭВМ 2 — на передачу. Передаваемая информация с информационного выхода мини-ЭВМ-2 поступает на вход блока б открытого сигнала на прием с блока 4.

С выхода блока 6 информация поступает на вход процессора 1. Текущий адрес принимаемой информации задается процессором 1, поэтому блоки 8 и 9 заблокированы.

В случае, когда инициатором передачи является мини-ЭВМ 2, последняя вццает сигнал прерывания на вход блока 11 прерывания. По этому сиг налу, который с выхода блока 11 затем передается на вход процессора, заканчивается очередная операция, и управляющей программой реализуется это прерывание. После этого выполняется режим приема информации в,рпцессор из мини-ЭВМ, описанный ранее.

В режиме пульта управления оператор задает режим ручного ввода информации в мини-3ВМ 2. Текущий адрес ячейки информации задается с помощью светового карандаша. При касании символа на экране электроннолучевой трубки (ЭЛТ) блока 10 световьм карандашом адрес указанного символа поступает на нход блока 8, открытого r:èãíàлом разрешения из блока 9. При нажатии клавиш и символьной информации на клавиатуре блока 10 информация поступает на вход блока 7. Одновременно с выхода блока 10 на вход блока 5 выдается управляющий сигнал, по которому на вход блока 3 выдается команда запуска временной диаграммы.

Передаваемая информация с выхода блока 7 и текущий адрес с выхода блока 8 поступают на соответствующие входы блока б, а с выхода этого блока на вход мини-ЭВМ 2. По окончании ручного ввода оператор может при необходимости через блок 11 вызвать прерывание процессора 1. По сигналу прерывания управляющая программа процессора реализует это прерывание и выставляет команду приема или команду передачи информации в (из) процессор из (в ) мини-Э.)М.

Блок 9 в процессе работы вырабатывает (в зависимости от управляющего кода) управляющие сигналы разрешения на формирование произвольного адреса в блоке 8 регистра адреса и сигнал запрета выдачи кодовой информации и кода адреса из блока б в мини-ЭВМ

2 на время формиронания нового кода адреса. Когда нет упрагляющего кода, пересчет регистра адреса ведется последовательно путем прибавления

"1" (PA). При наличии н блоке 7 управляющего кода последний поступает на дешифратор 24 и, пройдя через элемент И 22, запоминается на триггере 23 и на время формирования кода адреса. Триггер 23 своим единичным выходом разрешает формирование управляющих сигналов разрешения приема последующей информации из блока 7 регистра числа в блок 8 регистра адреса, которая и будет являться новьм адресом. Одновременно триггер 23 через элемент HE 25 блокирует последовательный пересчет адреса.

Два последующих приема информации н блок 7, следующих за управляющим кодом, являются составньми частями кода адреса и воспринимаются как новый адрес, с которого должна

860045 размещаться н запоминающем устройстве мини-ЭВМ последующая информация.

Таким образом, предлагаемое устройство обеспечивает обмен информации по произвольньм адресам, что позволяет расширить область применения устройства.

Формула изобретения

1. Устройство для сопряжения, содержащее блок переключения режима работ, соединенный первьм входом с первьм выходом блока синхронизации, второй выход которого является пер- 15 ньм выходом устройстна, блок согласования с мини-3BN,.первые вход и выход которого являются первьм входом и вторыми выходом устройства, второй вход соединен с третьим выходом уст- gQ ройства и первьм выходом блока переключения режимов работ, вторьм выходом соединенного с первым входом с блоком регистра числа, а нторьм входом - с первьм выходом блока управления обменом, второй выход которого подключен ко входу блока Синхронизации, третий выход и первый вход— соответственно к четвертому выходу и второму входу устройства, а второй вход - к первому выходу Ьлока ручного ввода, вторьм и третьим ныходом соединенного соответственно со вторьм входом блока регистра числа и первьм входом блока прерываний, второй вход и выход которого являются соответственно .третьим входом и пятьм выходом устройства, шестой выход и четвертый вход которого соединены соответственно со нторьи выходом блока согласования с мини-3BN 4Я и третьим входом блока регистра числа, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, н него введены блок формирования разворота ад- 4> реса и блок регистра адреса, причем первый вход блока формирования разворота адреса соединен со нторьи выхо-. доМ блока синхронизации, первый выход — с третьим нходом блока согласования с мини-ЭВМ, вторые выход и вход - соответственно, с первьм и нторьм входами блока регистра адреса, выход которого подключен к четвертому входу блока согласования с миниЭВМ, второй вход - к выходу блока регистра числа и пятому входу блока согласования с мини-ЭВМ, а третий вход — с пятьм входом устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок формирования разворота адреса содержит дна дешифратора, десять элементов И> три триггера и шесть элементов НЕ, причем входы первого дешифратора подключены соответственно к выходам первого и второго триггеров, а первый, второй и третий выходы — соответственно через первый, второй и третий элементы НЕ. к первым входам первого, второго и третьего элементов И, вторые входы которых соединены с первьм входом блока, выходы первого и второго элементов И подключены соответственно к первьм входам четвертого и пятого элементов И, выходами соединенных со вторым выходом блока, а вторыми входами — с выходом четвертого элемента НЕ, вход которого соединен с первым выходом третьего триггера и через пятый элемент НЕ с первьм выходом блока, второй выход третьего триггера подключен через шестой элемент НЕ к первому входу шестого элемента И, второй вход и выход которого соединены соответственно с первьм входом и вторым выходом блока, вход второго дешифратора подключен ко второму входу блока, а выход к первому входу седьмого элемента И, второй вход которого соединен с третьим входом блока, а выход — co вторьм выходом блока и первьми входами триггеров, второй вход третьего триггера подключен к выходу третьего элемента И, а выход — к первьм входам восьмого и девятого элементов И, выходы которых соединены соответственно со вторыми входами первого и второго триггеров, первый выход второго триггера соединен с первьм входом десятого элемента И, выходом подключенного ко второму входу восьмого элемента И, а нторьм входом ко второму входу девятого элемента И и первому входу блока.

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР

581467, кл. G06 F 3/04, 1975.

2. Авторское свидетельство СССР

9 437075, кл. 606 F 15/16, 1972 (прототип ).

8б 0045

8 Флак Р

Нз для ка

Составитель В.Вертлиб.

ТехредМ . Рейвес Корректор М. Пожо

Редактор A.Ëåæèíèíà

Заказ 7548/73 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-. 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4