Устройство для умножения

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С ТВЛЬСТВУ

Союз Севетскид

Социалистических республик

ti»860062 (6t) Дополнительное к авт. свид-ву (22) Заявлено 1110.78 (21) 2672061/18-24 с присоединением заявки М (23) Приоритет (53)M. Кл.з

6 06 F 7/49

Государственный комитет

СССР но делам изобретений н открытий

Опубликовано 30,0&81.бюллетень Н9 32

para опубликования описания 300 881 (53) УДК 681.325 (088. 8) Г (72) Автор:. изобретения

В.A. Телековец

Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к цифровой вычислительной технике и может быть использовано прк построении специа:лв зированных устройств.

Известно устройство для умножения, содержащее регистры множимого и мно-, жителя, сумматор и матрицу модулей, выход которой соединен со входом сумматора, а входы подключены к выходам . 1О регистров f1 3

Недостаток этого устройства - малое быстродействие.

Более высоким быстродействием обладает устрбйство, содержащее регистры, сумматор, матрицу модулей и 1Ф блок анализа f2 ).

Однако данное устройство предназначено для вычисления произведений только положительных чисел. иболее близким к предлагаемому явл вся устройство для умножения, содержащее регистры множимого и мно-. жителя, сумматор, матрицу модулей сложения, блок анализа знака, блоки элементов И и блок элементов 2И-ИЛИ.

Выходы матрицы модулей сложения соединены с первыми- входами сумматора, а первые входы - с прямыми выходами регистра множимого. Информационные входы блока элементов 2И-ИЛИ соеди- ЗО иены с пряными н инверсными выходами регистра множителя, а выходы соединены со вторыми входами- матрицы модулей сложения, третьй входы которой подключены к выходам первого блока элементов И, информационные входы которых соединены с пряьвми выходамирегистра множимого, подключенного инверснымн выходами к информационным входам второго блока элементов

И, подключенных выходами ко вторым входам сувваатора. Входы блока анализа знака соединены с выходами знаковых разрядов регистров, а выход подключен к управляющим входам первого и второго блоков элементов И, блока элементов 2И-ИЛИ и ко входам знакового, дополнительных и младшего разрядов сумеатора P 1.

Недостаток этого устройства - невысокое быстродействие, которое связано с невозможностью получения результата старшими разрядами вперед (вначале вычисляются значения младших разрядов результата).

Цель изобретения - повышение быстродействияя.

Поставленная цель достигается тем, что в устройство, содержащее регистр множителя, регистр множимого, 860062 блок анализа знака, блок элементов И, информационный вход которого соединен с выходом регистра множимого, и коммутатор, управляющий вход которого соединен с выходом блока анализа знака, введены многовходовой последовательный сумматор н избыточной двоичной системе счисления и два регистра результата, причем выход регистра множителя соединен с управляющим входом блока элементов И, йыход которого соединен с информационным входом коммутатора, первая и вторая группы выходов которого соединены соответственно с п положительнымй и п отрицательными входами многовходового последовательного сумматора в избыточной двоичной системе счисления, положительный и отрицательный выходы которого подключены ко входам младших разрядов соответственно первого и второго регистров результата, вы- 2{) ходы старших разрядов которых соединены с (и+1) -м положительным и (и+1)-м отрицательным входами многовходоного последовательного сумматора в избыточной двоичной системе 25 счисления (n — число разрядов множителя).

Структурная схема устройства для умножения приведена на чертеже.

Устройство содержит входные шины множителя 1 и множимого 2, блок 3 анализа знака, регистр 4 множимого, регистр 5 множителя, блок б элементов И, коммутатор 7, многовходовой последовательный сумматор 8 в избыточной двоичной системе счисления, регистры 9 и 10 результата, выходные шины 11 °

Входные шины 1 и 2 подключены входам блока 3 анализа знака и регистров 4 и 5, выходы разрядов которых 40 соединены соответственно с информационными и управляющими входами блока б элементов И. Выходы блока б элементов И подключены к информационным входам коммутатора 7, управляющие 45 входы которого соединены с выходом блока 3 анализа знака, а выходы подключены к входам многонходового сум матора 8 в избыточной двоичной системе счисления. Входы сумматора 8 5р соединены также с выходами старших разрядов регистров 9 и 10 результата, входы младших разрядов которых подключены к выходам сумматора 8.

В каждом цикле работы на входы

1 и 2, устройства подается последователЬным кодом, начиная со старшего разряда, пара чисел, которая поступает в блок 3 анализа знака и в регистры множимого 4 и множителя 5.

Перемножение чисел осуществляется 9) блоком б элементов И, который содержит и (n — число разрядов множителя) элементов И. Результаты умножения такт за тактом через коммутатор 7 (он управляется блоком 3 àíà- 45 лиза знака) подаются на отрицательные или положительные входы последонательного сумматора 8, который работает н избыточной двоичной системе счисления. Одновременно на (n+1)-е положительные и отрицательные нходы сумматора 8 с выходов старшйх разрядов регистров 9 и 10 результата подаются последовательным кодом значения суммы произведений, полученной в предыдущем цикле вычисления. Результат суммирования с выходов сумматора

8 заносится в освободившиеся разряды регистров 9 и 10 результата. С выходов последних на выходные шины 11 устройства выдается вычисленное значение суммы произведений. Число цик" лов работы устройства определяется количестном пар чисел, поступакщих на вход устройства. Результаты вычисления могут выдаваться последовательным кодом, старшими разрядами вперед, или параллельным кодом.

Таким образом, за счет введения в устройство многовходового последовательного сумматора в избыточной двоичной системе счисления и регистрон результата достигается повышение быстродействия, так как результаты могут нынодиться из регистров результата непосредственно в процессе вычисления.

Формула изобретения

Устройство для умножения, содержащее регистр множителя, регистр множимого, блок анализа знака, блок элементов И, информационный вход которого соединен с выходами регистра множимого, и коммутатор, управляниций вход которого соединен с выходом блока анализа знака, о т л — ч а ю щ е е r я тTеeмM, что, с целью повышейия быстродействия, н него введены многовходовой последовательный сумматор в избыточной двоичной системе счисления и два регистра результата, причем выход регистра множителя соединен с управляющим входом блока элементов И, выходы которого соединены с информационным входом коммутатора, первая и вторая группы выходов которого соединены соотнетственно с и положительными и и отрицательными входами многовходового последовательного сумматора в избыточной двоичной системе счисления, положительный и отрицательный выходы которого подключены ко входам младших разрядов соответственно первого и второго регистров результата, выходы старших разрядов которых соединены с (и+1)-м положительным и (и+1)-м отрицательным входами многонходового последовательного сумматора в избыточной двоичной системе счисления (n - число разрядон множителя).

860062

Составитель.Н. Слюсарев

Техред T.Маточка Корректор М. Шарсши

Редактор Н. Бушаева

Заказ 7549/32 Тираж 745 Подписное

ВНИИПИ ГосУдарственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при экспертизе

1. Автооское свидетельство СССР

9 480077, кл. С 06 F 7/52, 1973.

2 ° Авторское

Ю 55164 3, кл. G

3. Авторское

М 550637, кл. G (прототип). свидетельство СССР

06 F 7/52, 1977. свидетельство СССР

06 F 7/52, 1977