Устройство для формирования переноса матричного сумматора

 

Саюэ Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИЖОМУ СВИДИ%ЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 090879 (21) 2813948/18-24 (51) N.. Kll. с присоединением заявки М (23) Приоритет

G 06 F 7/56

Государственный комитет

СССР по делам ымбретений я открытк»

Опубликовано 300881. Бюллетень Йо 32

Дата опубликования описания 30.08.81 (53) УДК 681. 325 ° . 56 (088. 8) О.А.Элизбарашвили, Н.С.Месропова, С .А .Метревели и A È.Гамкрелидзе (723 Авторы изобретения оА ССР

Институт кибернетики АН Грузин (71) Заявитель! 1.,гд.

l г (54 ) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЗ ПЕРЙЬСА

МАТРИЧНОГО СУММАТОРА Е

Изобретение относится к вычислительной технике, преимущественно к оптикоэлектронным системам параллельНой (каРтинной) обРаботки ийфоРмадии, с работакщим в режиме выполнения арифметических и логических операций над числами в двоичном коде позиционной системы счисления.

Известны устройства формирования. переноса для устройств, выполнянщих . арифметические и логические операции над числами, записанная в виде матрицы.

В одних устройствах (1) н (2 j для 15 выполнения арифметических операций над двумя массиваья чисел производится последовательный ввод (раэряд эа разрядом} разрядных подматриц сигналов, которые отображают инфор- 20 мацйю определенного одного разряда чисел из массива чисел. Количество разрядных подматрнц равно количеству разрядов, необходимых для двоичной записи неибольшего числа из массива чисел. Так как в каждый такт работы устройства происходит ввод только двухразрядной подматрицы и подматрицЫ переноса, выработанного в предыдущем такте, то по принципу действия ЗО

2 с они являются аналогами двоичиык сумматоров последовательного действия.

В других устройствах (2 ) и (3f . разрядные подматрицы сигналов, соответствукщие вводимым двум массивам чисел, подаются параллельно йа входы устройства. Такие устройства по принципу построения аналогичны комбинационным параллельным двоичным сумматорам. Матричные логические элементы из которых строится принципиальная схема сумматора, несут схемно такую же нагрузку, как и обычные двоичные логические элементы.

В некоторых устройствах (31 и (4) формирование сигнала переноса осуществляется эа счет многократного дублирования каждого разряда числа на матрице с определенным рисунком, позволякщим параллельное сложение только двух чисел, записанных на всем информационном поле матриц ..

Известны также сумматоры (4), в которых за счет увеличения элементов происходит одновременно и параллельно формирование сигнала переноса во всех разрядах складываевых чисел.

Недостатки укаэанных устройств заключаются в увеличении втжмени, 860069 необходимом для выполнения операции, или оборудования или неэффективности использования всего информационного поля матрицы. Устройства без цепи переноса, рассчитанные на выполнение арифметических операций над числами, записанных в специальных непозиционных или избыточных системах счисле ния (ССК, знако-разрядное представление и др.), также обладают недостатками, заключающимися в необходимости предусмотрения дополнительных операций переводов чисел из позиционной двоичной (обычной) в специальные системы считывания, что также ведет к увеличению времени выполнения операций.

Наиболее близко к предлагаемому устройство для формирования переноса матричного сумматора, выполненное на матричных блоках логических элементов И и ИЛИ, построенных на оптически управляемых транспарантах.

Выполнение арифметических операций

B сумматоре производится последовательно, разряд за разрядом, начиная с младшего разряда. Двумерный оптический сигнал в виде подматрицы подается на два из трех входов, а на третий вход подается оптический сигнал переноса, вырабатываемый в предыдущем такте (5 1.

Недостатки этого устройства — малое быстродействие и сложность выполнения параллельного (сквозного) переноса.

Цель изобретения — повышение быстройдествия и упрощение устройстна переноса.

Поставленная цель достигается тем, что в устройство для формирования переноса матричного сумматора, содержащее матричные блоки элементов И и

ИЛИ, причем два входа первого матричного блока элементов И являются входами устройства, а два входа матричного блока элементов ИЛИ связаны с выходами первого и второго матричных блоков элементов И, введен матричный блок сдвига, вход которого связан с выходом матричного блока элементов

ИЛИ, а выход является выходом устройства и связан с входом второго матричного блока элементов И, второй вход которого является управляющим входом устройства.

На чертеже приведена принципиальная схема предлагаемого устройства для формирования переноса матричного сумм@тора.

Устройство содержит входные матричные шины 1 и 2, первый матричный блок 3 элементов И, матричный блок

4 элементов ИЛИ, матричный блок 5 сдвига, второй матричный блок б элементов И, управляющий вход 7 и выходную матричную шину 8, причем матричные блоки элементов И и ИЛИ, в частности, могут быть выполнены в

1О

65 виде активных, оптически упранляемых транспарантов.

Устройство формирования переноса работает следующим образом.

На входные матричные шины 1 и 2 устройства одновременно подаются числовые картины, в которых для каждого числа отводится одна строка (или один столбец). Количество чисел, записанных в числовой картине в дополнительном (или обратном) коде, определяется количеством строк (или столбцов) в матрице.

На первом этапе послг подачи числовых картин на матричные шины 1 и 2 формируются сигналы IPik ) на выходе матричного блока элементов 3 И (Pik) )aik Ьikj, где (aik 3 v fbik3 — двумерные входные оптические сигналы.

Матрица сигналов (Pik3 через один вход матричного блока элементов 4 ИЛИ подается на вход картинного блока 5 сдвига, который смещает в сторону старших разрядов иэображение матрицы сигналов (Pik3. Одновременно с сигналами (Pik 3 на матричный управляющий вход 7 подается изображение матрицы (ZikI = haik ч bik) или

$Zik3 = (aik bik v aik bik(На втором этапе матрица сигналов (zik 3 управляет при помощи обратной связи„ осуществляемой соединением выхОда матричного блока б элементов

И со входом матричного блока 4 элементов ИЛИ, выработкой сигнала "Перенос". Максимальное время, необходимое для выработки всех сигналов переноса для числовых картин, равно числу столбцов (или строк), помно-; женному на время срабатывания элементарной "ячейки матричного блока б элементов И, т.е. для каждого разряда сигнал переноса вырабатывается за время только одного срабатывания элементарной ячейки матричного блока б элементов И. В данном случае временем срабатывания элементарных ячеек матричного блока 4 элементов ИЛИ пренебрегают, считая, что.он выполнен на элементах волокнистой оптики или на линзах и зеркалах. Время срабатывания такого матричного блока 4 элементон ИЛИ несравнимо мало по сравнению со временем срабатынания элементарных ячеек матричного блока б элементов И, построенного, например, на оптически упранляемых транспарантах. В случае построения матричного блока 4 элементов ИЛИ на тех же принципах, что и матричный блок б элементов И, время выработки сигналов переноса для числоных картин увеличивается н дна раза, т.е. для каждого разряда сигнал переноса вырабатывается за суммарное время сра860069 формула изобретения

Составитель Ю. Козлов

Техред Т.Маточка

Корректор М. Шароши

Редактор Н. Бушаева

Заказ 75 49/32 Тираж 745 Под пи сн ое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035 Москва, Ж-35 ° Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул Проектная, 4 б ат ыв ан ия эл емен т арных яч ее к мат р ичных блоков элементов И 6 и ИЛИ 4.

Таким образом может быть осуществлен параллельный (сквозной) перенос в матричных сумматорах, что значительно повышает их быстродействие и упро-. щает устройство.

В конце второго этапа работы устройства на выходной матричной шине

8 формируется матрица переноса

$Cik) (Pi+4k V Pi +2 ° Zip) y... l0 ...vPn;k Z>„< Zi« .

Использование предлагаемого устройства в качестве линии параллельного (сквозного) переноса в матричных оптикоэлектронных сумматорах, работающих в режиме картинных чисел, значительно сокращает затраты оборудования на один разряд и повышает быстродействие. Предлагаемое устройство дает воэможность строить комбинацион- 2О ные матричные сумматоры переллельного действия.

Устройство для формирования переноса матричного сумматора, содержащее матричные блоки элементов И и

ИЛИ, причем два входа первого матричного блока элементов И являются входами устройства, а два входа матричного блока элементов ИЛИ связаны с выходами первого и второго матричных блоков элементов И,.о т л и ч а ющ е е с я тем, что, с целью повыаения быстродействия и упрощения устройства, в него введен матричный блок сдвига, вход которого связан с выходом матричного блока элементов ИЛИ, а выход является выходом устройства и связан с входом второго матричного блока элементов И, второй вход которого является управлякщим входом уст« ройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 413500, кл. G 06; G 9/00, 1972.

2. Авторское свидетельство СССР

Р 473182, кл. G 06 F 7/56, 1975.

3. Патент CttlA 9 3305673, кл. 235-164, опублик. 1967.

4. Авторское свидетельство СССР

9 590739, кл. G 06 Р 7/56, 1976.

5. Свидзинский К.К. Элементная база оптических ЦВМ. - "Электронная промышленность", 1973, 9 4, с. 64, рис. б (прототип).