Цифровой преобразователь координат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Соеетсннк

Соцнапнстнческнх

Республнм о)873239

- к ьвтоесюм сви етальспв (61) Дополнительное к авт, саид-ву(22) Заявлено 170979 (21) 2815983/18-24 (я)м. к„.з

O 06 F 7/548 с присоединением заявки N9(23) Приоритет -.

Государственный комитет

СССР но делам изобретений н открытий

Опубликовано 15.10.81. бюллетень Й9 38 (53) УДКб81. 3 (088. 8) 1

Дата опубликования описания 151 Q81 аявитель (54 ) ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ у r ° s1ng, {2) Изобретение относится к вычис; лительной технике и предназначено для воспроизведения по известным кодам полярных координат р и г измеряемой величины, ее прямоугольных,координат х и у и наоборот,,и в частности может быть использовано в импульсной метеорологической радиолокационной станции в качестве специализирован ного вычислителя системе отображения информации на индикаторе кругового обзора.

Известно устройство, которое может быть использовано в качестве преобразователя координат систеьи отображения информации на индикаторе icyyгового обзора. Для подобных систем отображения информации характерна работа по периодам - циклам То, в каждом из которых можно,выцелить . - 2О два временных периода (период Ттп< прямого хода и период То обратного хода) таких, что:

1 о= их+ ох=" о, С4) 25

1 где t — частота импульсов запуска.

Длительность То определяется временем установления Т индикатора иэ соотношения To ) Т, где Т вЂ” минимальное время необхоМ димое для перемещения луча на экра . не ИКО на расстояние, равное диаметру экрана,с погрешностью установления не более, чем элемент разрешения ИКО. Функционирование известного устройства связано с числом импульсной обработки информации. В этих устройствах на периоде Ти> по текущему коду наклонной дальности r(t) положения радиолуча антенны в пространстве и линейному коду угла Р 1 поворота антенны по азимуту, преобразованному в коды 61и Р и cos P 1,. осуществляется вычисление текущих прямоугольных координат у и х положения в пространстве радиолуча антенны по формулам х г cosp, где г г(+), P = P1.

Таким образом, в рассматриваемых устройствах в течение каждого Тгк осуществляется формирование цифровой «руговой развертки - вычисление по кодам полярных координат ф и

r(+) кодов прямоугольных координат

873239 у и х, Причем, координаты у и х вы- рабатываются первоначально в числоимпульсных кодах ЧИКУ и ЧИКХ,. так как именно число-импульсная обработка информации позволяет получить наибольшее быстродействие при формировании цифровой круговой развертки. 5

В дальнейшем вычислительный процесс (2Э в течение Т > приг г(+); и постоянном будем называть формированием развертки по углу В 51) .

В известном устройстве число-импульсные коды х и у генерируются од. новременно и поступают на цифроаналоговые блоки, которые формируют в течение Т п сигнжлы, Управляющие положением луча на экране индикатора в соответствии с положением радиолуча антенны в пространстве. Однако функциональные возможности этого устройства не высоки, так как в них не предусмотрена работа с датчиком цифровых координат маркера.

Известно также устройство, в котором имеется возможность. работы с датчиком цифровых координат маркера (1 1. Но оно имеет невысокий 25 коэффициент использования .оборудования, так как его формирователь цифровой круговой развертки и датчик кодов цифровых координат маркера выполнены независимо, т.е. без уче- .З0 . та друг друга.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее первый.и второй датчики полярных координат, первый коммутатор, генератор синусно-косинусных функций, блок управления, первый и второй датчики прямоугольных, координат, первый и второй множительные блоки, первый и второй регистры раэверток, блок поразрядного коди- 40 рования и сумматор, причем. выходы блока поразрядного -кодирования соединены с первой группой входов первого коммутатора, вторая группа входов которого соединена с выходами пер-45 вого датчика полярных-координат, выходы первого коююутатора соеди-. нены с группой входов генератора синусно-косинусных функций, первая и. вторая группы выходов которого соеди- 50 иены с первыми группами входов «соот ветственно первого и второго множительных блоков, управляющий вход йервого коммутатора является входом преобразователя f3).

Недостатком известного. устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем„ что в устройство,.содержащее первый и второй датчики полярных координат, первый коммутатор, генератор синусно-косинусныхфункций, блок управления, первый и второй датчики прямоугольных координат, первый и второй .множительные блоки, первый и второй регистры разверток, блок поразрядного кодирования и сумматор, причем выходы блока поразрядного кодирования соединены с первой группой входов первого коммутатора, вторая группа входов которого соединена с выходами первого датчика полярных координат, выходы первого коммутатора соединены с группой входов генератора синусно-косинусных функций; первая и вторая группы выходов которого .соедиФиены с первыми группами входов соответственно первого и второго множительных блоков, управляющий вход пер- вого коммутатора. является входом преобразователя, дополнительно введены второй и третий коммутаторы и вычислительный блок, причем установочный, тактовый,:первый и второй управляющий входы блока управления являются входами преобразователя, первый, второй, третий и четвертый входы блока управления соединены соответственно с. синхронизирующим выходом первого множительного блока, первым, вторым и третьим управляющими выходами блока поразрядного кодирования, пятый и шестой входы блока управления соединены с перЪым и вторым управляющими выходами вычислительного блока, первый и второй входы запуска блока управления являются входами преобразователя, второй вход запускаблока управления соединен с установочным входом блока поразрядного Кодирования, первый выход блока управления соединен с суммирующим вхо. дом второго датчика полярных координат, управляющий вход которого является входом преобразователя, второй вход блока управления соединен с управляющими входами второго и третьего коммутаторов, третий выход блока с управления. соединен с первым управляющим входом гененатора .синусно-коси-. нусных функций и управляющими входами первого и второго множительныхблоков, четвертый выход .блока управления соединен со вторым управляющим входом генератора синусно-косинусных функций, пятый выход блока управления соединен с входами записи.первого и второго регистров развертки, шестой, .седьмой и восьмой выходы блока управления соединены соответственно с входом импульса конца кодирования, входом импульса уменьшения кода и входом импульса увеличения кода блошка поразрядного кодирования, девятый и десятый выходы блока управления. являются выходами преобразователя, первый и второй знаковые выходы генератора синусно-косинусных функций соединены со знаковыми входами соответственно первого и второго регистров развертки, суммирующие

873239 входы которых соединены с числоимпульсными входами соответственно первого и второго множительных блоков, синхронизирующий выход второго множительного блока. является выходом преобразователя, выходы второго датчика полярных координат соединены с первыми группами входов второго и третьего коммутаторов, вторые груп пы входов которых соединены с выходами первого и второго датчиков прямоугольных координат соответствен но, знаковый выход первого датчика

1прямоугольных координат соединен с первыми входами блока поразрядного кодирования и сумматора, вторые входы которых соединены со-знаковым выходом второго датчика прямоугольных координат и выходом сумматора .соответственно, выходы второго.и третьего коммутаторов соединены со вторыми группами входов первого и второго множительных блоков соответственно, тактовые и установочные входы которых объединены и являются тактовым и установочным входами преобразователя, выходы первого множи-" тельного блока соединены с входами первого регистра развертки и первой группой входов вычислительного блока вторая группа входов которого соединена. с выходами второго множительног блока и входами второго регистра развертки, выходы первого и второго регистров развертки, вычислительного блока и первого и второго множительных блоков являются выходами преобразователя.

Блок управления содержит.два элемента 2И-ИЛИ элемент ЗИ-ИЛИ, три триггера, сумматор по модулю и десять элементов И, причем установочный вход блока управления соединен с первым входом первого элемента 2ИИЛИ, второй вход которого соединен с выходом первого триггера и первым входом первого элемента И, выход,которого является первым выходом блока управления и соединен с первым входом элемента ЗИ-ИЛИ и первым и вторым вхо дами второго элемента 2И-ИЛИ, третий четвертый входы которого соединены с первым управляющим входом блока управления и выходом второго тригге-ра, .первый вход которого соединен с выходом первого элемента 2И-ИЛИ, первым выходом блока УпраВления и вторым входом элемента ЗИ-ИЛИ, третий и четвертый вход которого соединены со вторым управляющим. входом блока управления, тактовый вход которого соединен со вторым входам первого элемента И и первым входом второго элемента И, второй вход которого соединен со входом третьего элемента И, первым входом четвертого элемента И, вторым выходом блока управления и выходом пятого элемента И, первый вход которого соединен с вторым входом второго триггера и инверсным выходом первого триггера, тактовый вход. которого соединен с выходом второго элемента 2И-ИЛИ, пятый .и шестой входы которого соединены с выходом третьего триггера и вто«рым входом пятого элемента И, первый вход. запуска блока управления соединен с входам первого триггера и инверсным входом первого элемента И, первый вход блока управления соединен с третьим входом первого элемента . 2И-ИЛИ, пятый вход элемента ЗИ-ИЛИ соединен с третьим выходом блока управления и выходом четвертого элемента И, второй вход которого соеди15

5 нен с третьим входом блока управле- ния, шестой вход элемента ЗИ-ИЛИ соединен с шестым выходом блока- управления, выходом шестого элемента И, первым входом седьмого элемента И, Щ выход которого соединен с первыми входами восьмого и девятого элементов И, вторые входы которых соединены с выходом сумматора по модулю два, выходы восьмого и девятого элементов

И являются соответственно седьмым и восьмым выходами блока управления, десятый выход которого соединен с тактовым входом третьего триггера и выходом десятого элемента И, первый о О вход которого соединен с инверсным входом шестого элемента И, инверсным входом третьего элемента Й и четвертым входом блока управления, пя.тый вход которого соединен со вторым входом седьмого элемента. И, вход шестого элемента И соединен с выходом второго элемента И и вторым входом десятого элемента И, выход третьего элемента И является четвертым выходом блока управления, выход элемента

40 ЗИ-ИЛИ является пятым выходом блока управления, второй вход запуска блока управления соединен с входом третьего триггера, второй и шестой входы блока управления соединены с

45 входами сумма ора по модулю два.

Вычислительный блок содержит два сумматора, группу элементов НЕ, эле-. и мент НЕ и элемент ИЛИ, прйчем первая группа входов вычислительного блока соединена с первыми группами вхо доэ первого и второго сумматоров, вторая группа входов вычислительного блока соЕдинена со второй группой входов первого сумматора и через группу элементов НЕ со второй груплой входов второго сумматора, выходы которого подключены к входам элемента ИЛИ, выход которого является первым выходом вычислительного блока, группой выходов которого являют60 ся выходы первого сумматора, вход переноса второго сумматора соединен . с выходом элемента НЕ и первым вхоом знака первогосумматора, второй ход знака которого соеДинен со входом элемента НЕ и входом логическа

873239 го нуля вычислительного блока, выход знака второго сумматора является вторым выходом вычислительного блока.

На фиг. 1 представлена блок-схема устройства; на Фиг. 2 и 3. » блоксх™ ЛОК управления и числитель- 5 ного блока.

Устройство содержит датчики 1 и

:2 полярных координат, датчики 3 и

4 прямоугольных координат, генератор синусно-косинусных функций 5, коммутаторы 6, 7 и 8, сумматор 9, блок поразрядного кодирования 10, множи;тельные блоки 11 и 12, регистри

13 и 14 развертки, вычислительный блок 15, блок управления 16, управляющие входы 17 и 18 первого коммутатора и второго датчика полярных координат, тактовый вход 19 множитель<них блоков,.установочный вход 20, устройства, :входы 21-31 блока управления, выходы 32-39 блока 20 управления, входы 40 и 41 первой и второй групп первого коммутатора, входы 42 и 43 первой и второй групп второго коммутатора, входы 44 второй группы третьего коммутатора, выходы 25

45 первого коммутатора, выходы 46 и

47 первой и второй груйп генератора функций, выходы 48.и 49 второго и третьего коммутаторов, выходы 50 и

51 знака. первого и второго датчйков прямоугольных координат, выход 52 сумматора, выход 53 число-импульсного кода первого множительного блока, выход 54 знака синуса генератора

Функций, выходы 55 первого множитель- 35 ного блока, выход 56 число«импульсного кода, выход 57 знака косинуса генератора функций, выходы 59 вычислительного блока, выходы 60 и 61 перного и второго регистров развертки, .выход 62 синхронизации второго мно- 40 жительного блока, выходы 63 и 64 блока управления.

Блок управления содержит тригге-. ры 65-67, суьматор 68 по м6дулю два, логические элементы 69-81.

Вычислительный блок содержит группу 82 элементов НЕ, первый и второй сумматоры 83 и 84, элемент

ИЛИ 85 и элемент НЕ 86. р

Сумматоры 9 и 71 одинаковы и каждый из них реализует операцию суммирования по модулю два двух логических переменных.. Каждый из датчиков

1, 2 или 3, 4, в простейшем случае представляет собой или счетчик или регистр, а в более сложных случаях в,датчике может иметься несколько регистров счетчиков и коммутатор.

Генератор функции 5 выполнен на основе цифрового синусно-косинусного 60 преобразователя. Коммутаторы 6, 7 и

8 одинаковы и каждый из них содержит (п+2)=12 элементов 2 И-2И-ИЛИ и инвертор и работает так, что в зави« симости от значения логического сиг- нала на управляющем входе, коммутатор пропускает на выходы сигналы кода с первой или второй групп входов коммутатора. Регистры 13 и 14 одинаковы и каждый из них содержит триггер знака и счетчик, в который может приниматься информация как числоимпульсным, так и параллельным кодом. Преобразователь выполнен на базе потенциальных цифровых элементов, триггеры которой переключаются в некоторые моменты времени после окончания импульсов.на их синхронизирующих. входах. Преобразователь может выполнять как первое преобразование — воспроизведение по (n+2) разрядному коду Р и и-разрядному коду r(n+1)-разрядных кодов у и х так и второе преобразование - воспро изведение по (и+1)-разрядным кодам у2 и х2 (n+2)-разрядного кода Р 2 и и-разрядного кода r2. Вес старшего разряда кода Р равен «, а старшие разряди у кодов у и х знаковые. Коды у, х и r прямые и нормированы так, что каждому из них соответствует и-разрядное - двоичное число (т.е. число у, х и r) вюдуль которого может изменяться в пределах 0 - 1 -2 -И с весом младшего разряда 2 .. Выполнение в преобразователе первого пре-образования основано на одновременном решении по формулам (2 ).

Второе преобразование выполняется в преобразователе за (и+1) тактов.

Первые и тактов второго преобразования являются тактами поразрядного кодирования для нахождения угла ю+ такого, для которого наиболее точно выполняется приближенное равенство

МЫСОВ)Ъ + -Х251И 5„ „(0 (3) где (и+ - угол, (n+2) -разрядный. код которого снимается с группы выходов 41 блока поразрядного кодирования 10 в (n+1)-ом такте второго преобразования. 41ри точном выполнении

Равенства (3

p>+< )2 в (n+1)-оМ такте второго преобразования находится код координаты, r2 в соответствии с формулой

1 2=12%и ф2 4.)(2созр2 (4)

В процессе работы преобразователя коды У2 и х2, а также все результаты первого преобразования .(коды у и х) могут быть сняты как с групп выходов

60 и 61 регистров 13 и 14, так и с разрядных входов этих регистров, т.е. знаковые разряды с выходов 54, 57 генератора функций 5, остальные разряды с групп выходов 55 и 58 множительных блоков 11 и 12 соответственно. Результат второго вычислениякод (2 и код г2 снимаются .с.группы выходов 41 блока поразрядного. кодирования 10 и с группы выходов 59 вы8732 39

P - й17 Ч+ДП (5} числительного блока 15 соответственно.

Предлагаемый преобразователь предусматриваетвозможность программного выполнения во времени первого и второго преобразований с приоритетом для первого преобразования. Прог рамма работы преобразователя осуществляется по приходящим на входы 17,,24 и 25 управляющим логическим сигналам П17, А24, П25, на входы

18 и 20 — установочным импульсам

И18 и И20, на вход 19 — последова» тельности импульсов ПИ19, на вход

21 — тактовым импульсам ТИ21 и на входы 22 и 23 — импульсам запуска

И22 и И23 первого и второго преобра- .зований соответственно. Каждый из входных импульсов (исключение, могут составить только импульсы ПИ1Щ) обязательно совпадает по времени с одним.из импульсов ТИ21. Длительность каждого из импульсов ТИ21 или ПИ19 выбрана по возможности наиболее короткой, но и достаточной для того, чтобы обеспечить надежное срабатывание цифровых схем преобразователя.

Для импульсов ПИ19 характерно также и то; что они поступают на преобра.зователь. только в течение периода Ти

В процессе работы блок управления

16 вырабатывает на выходах 32, 36, 37, 38, 39, 63 и 64 импульсы Й32, И26, И37, И38, И39, И63 И64, а на выходах 33, 34 и 35 — логические управляющие сигналы tt33, П34 и П35.

Сигнал П17 управляет работой коммутатора 6, а сигнал ПЗЗ вЂ” работой коммутаторов 7 и 8.

На коммутатор 6 поступают с входа

17 преобразователя сигнал П17, .с группы выходов 40 датчика 1 — код угла р1 а с группы выходов..41 блока поразрядного кодирования 10 — код угла Я. Коммутатор 6 по сигналу

П17 и кодам 1 и P) на группе выходов 45 вырабатывает код угла /Ьта кой. что

На коммутатор 7 поступает с выхода 33 блока управления 16 сигнал

ПЗЗ, с группы выходов 42 датчика 2 — . код r, а с группы выходов 43 датчика 3 - код / у2/. Коммутатор 7 по сигналу ПЗЗ и кодам г и /у2/ на группе выходов 48 вырабатывает код функции F48 в соответствии с выражением

Г48=ПМг аП33/у / (6) На коммутатор 8 поступают с выхода

33 блока управления 16 сйгнал ПЗЗ, с группы выходов 42 датчика 2 †. код

"г а с группы выходов 44 датчика 4 код /х2/.Коммутатор 8 по сигналу ПЗЗ и кодам r и /х2/ на группе выходов

19 вырабатывает код функции F 49 в соответствии с выражением

У+ =11М + ПЭф/Х2/ (7)

С группы выходов 45 коммутатора 6

5 код Р поступает на входы аргумента генератора функции 5, на управляющие входы которого с блока управления 16 поступают снгналы ПЗ4 и П35. Генератор функций 5 по коду вырабатывает

1Î на выходе 54 знаковый разряд кода а на выходе 57 — знаковый раэряб кода СОЗЕ. Кроме того, генератор функций 5 по коду f5 и сигналам П34 и П35 вырабатывает на группах выхо-, дов 46 и 47 и-разрядные коды функций !

5 F 46 и F 47 в соответствии с выражениями

F46 =1134(tt3s /811 /Ъ/ 1./1 35/созр/)+, +пъ (/ z-u) (e)

20 F 47 = ПЭ4-(Пж/CoSfb/+9351ùèð/)+

+ПЪ4({-2 )

С генератора функций 5 коды F 46 и F 47 поступают на первые группы вхсдов множительных блоков 11 и 12, на вторые группы входов которых с коммутаторов 7 и 8 поступают коды

F 48 и F 49 соответственно. Кроме того

Т на корректирующие входы множительных блоков 11 н 12 подается с блока

ЗО управления 16 сигнал П34, а на установочные и тактовые входы — соответственно И20 и ПИ19 с входов 20 и 19.

Множительный блок 11 по кодам F 46 н F48 и сигналу tt34 вырабатывает на

M группе выходов 55 код функции F 55, а множительный блок 12 по кодам F 47 и F 49 и сигнапу П34 — код функции

F 58 ° В связи с этим работу параллельных умножителей 65 множительных бло40 ков 11 и 12 ммкно записать выражениями

F55 = Г46 F48 + ПЭ4(Е48)и 2 (10)

F5B = Г47ЕФ9+ ПЭФ(F49)q 2. и (11)

45 где(Г 48) и (F 49),— разрядные цифры старшего и-го разряда кода F 48 и кода E 49 соответственно.

В правых частях выражений (10) н (11} вторые слагае ь е HBJIHIQTCH KoppeKтирующнмн и именно с их IloMollbI0 при ИЗЗ=П34=1 получаем F 55= / у2/ и

F 58 = /х2/.

Во время каждого Т в регистре множительного блока 11 (12) содержится код!В1и/ъ/ (/co5p/ ) шести старших разрядов кода /Йи/3/(/соэ/ /), а на чис-. ло-импульсный умножнтель поступают импульсы ПИ19, представляющие собой на периоде Т число-импульсный код

5О г(+), каждый импульскоторого имеет вес

2 ". Поэтому во время каждого Тих множительный блок 11 по кодам /э1И/ l и r(+) вырабатывает на выходе 53 чис- . ло-импульсный код функции F 53, а множительный блок 12 по кодам1 соь/ /

873239

10

35 (13) F 59 = F 55 + F 58 на выходе 30 - логический сигнал

ИЗО (ПЗО=О, если F 55 =F 58. и П30=1, если F 55 ф F 58); на выходе 31,- ло- щ гический сигнал П31 (П31=0, если

F 55 O F 58 и П31=1, если F 55 < F 58).

В работе преобразователя можно выделить вычислительный такт Т, длительность которого не меньше, чем длительность переход, х процессов . 45 в преобразователе при изменении car нала П1700 на сигнал П17=1, или наоборот.

Для выполнения в преобразователе вычислительного такта на блок О управления 16 поступают импульсы

ТИ21, период частоты следования которых равен Т и выбран из соотношения

Т т + змн + 1Ь615 (14) 55 где t <- длительность. переходных процессов в генераторе функций 5 при вычислении F 46 и F 47; У И69 длительность йереходных процессов параллельного умножителя множитель- ® ного блока 11 (12); йBFRK — длительность переходных процессов вычислительного блока 15.

С учетом изложенного рассмотрим работу преобразователя во времени при и r (+) вырабатывает на выходе 56 число-импульсный код функции F 56.

На выходе 26 (62) множительного блока 11 (12) вырабатывается числоимпульсным умножителем синхрониэирующий импульс по каждому шестьдесят четвертому импульсу ПИ19, так как число-импульсный умножитель шистиразрядный и имеет длительность цикла умножения, равную

2: Tn gp (12)

У где TnÄ<< — период частоты следования импульсов ПИ19.

В момент генерации И26 (И62) на выходе 53 (56) множительного блока

11 (12) импульс F 53 (F 56) никогда не вырабатывается, что обусловлено спецификой работы число-импульсного умножителя.

С множительного блока 11 число импульсный код F 53 и код F 55 поступают на суммирующий и разрядные входы регистра 13, на вход знакового разряда которого с генератора функций 5 поступает сигнал П54. Аналогично с множительного блока 12 число-импульсный код F 56 и код F 58 поступают на суммирующий и разрядные входы регистра 14, на вход. знакового разряда которого с генератора функ;ций 5 поступает сигнал П57. Кроме того, коды F 55 и F 58 соответствен- Ç0 но поступают на первую и вторую группы входов вычислительного блока 15 °

Вычислительный блок 15,функционирует так, что на группе выходов 59 вырабатывает код функции выполнении такой программа, которая наиболее полно характеризует устройство и позволяет сравнить его c прототипом. Пусть программа начинается в некоторый момент начала периода T©>, когда преобразователь не выполняет никаких вычислений, т.е. триггеры 65-67 блока управления 16 находятся в "О", на тактовые входы множительных блоков 11 и 12 импульсы

ПИ19 не поступают, а в памяти преобразователя содержится информация, обусловленная программой его работы в предыдущие моменты времени. Пусть в некоторый момент времени рассматриваемого То на преобразователь поступают сигналы П17=П24=0, П25=1 и по одному импульсу И18 и И22. Тогда по И18 датчик 2 вырабатывает код

r=0, а по И22 триггер 65 устанавливается в "1" и начинается вычислительный такт при П17=П24=ПЗЗ=ПЗ4=0 и

П25=1. Поэтому к концу такта множительный блок 11 вырабатывает код

F 55=(у,= О, множительный блок 12 код F58 = .I õ/ = 0, а генератор функций 5 - знаковые разряды кодов у и х, т.е. П54 = Зн..у =Зн.s|np и

П57=3н.х=Зн.cos p и функции . F 46 =

/ sing/и F 47 = /совфB конце данного такта блок управления 16 яа выходе

6 3 генерирует импульс И63, а на выходе 36 импульс И36 по И63, так как П25=1. По И36 производится запись кода у=О в регистр 13 и кода x=O в регистр 14. Кроме того, по данному

И63 на преобразователь приходит импульс И20 и поступает на один из входов блока управления 16 и установочные входы множительных блоков

11. и 12. По И2И в множительном блоке

11 (12) число-импульсный умножитель устанавливается в "0", а в его регистр записывается код/э.l n p f cosp /

Блок управления 16 по каждому И20 генерирует И32, который поступает на суммирующий вход шестого младшего разряда датчика 2. После окончания данного И32 датчик 2 вырабатывает код г(Т ) = 64 ° 2 . После окончания рассмотренного такта на преоб-" разователь поступает сигнал П25=0 и запрещает формирование И36 по И63.

Начинается следующий, такт;: к концу которого иа входах регистра 13 устанавливается код у=64. 2 " s1np, а на входах. регистра 14 — код x = 64 2 "

cosy. Если в течение последукщего времени рассматриваемого периода

То никаких больше изменений не,происходит, то преобразователь при П24П25=0 не реагирует на последующие

863 и подготовлен к. формированию развертки по углу Р = 1.

Формирование развертки происходит по импульсам ПИ19, которые поступают на тактовые входы множительных блоков 1 и 12 в течение всего перио13

14

8732 З9

Обычно для систеьи отображения информации период Т,п выбирается из условия

Тру, - Тпи49 с 2И.

Так как Т и 9 Ъ Т, то .(16) .где Т - минимальный пе.>иод следования импульсов ПИ19, определяевий быстродействием число-импульсного умножителя.

50

В предлагаемом преобразователе вычисленный цикл T число=импульсного умножителя выполняет условие

Т >64 Т = 4T (17)Из (17) следует, что в предлагаемом преобразователе эа время каждого T можно выполнить не менее четырех вычислительных тактов Т, а длительность преобразования полных кодов

60 да Т . Поэтому в течение Тп множительные блоки 11 и 12 по ПИ19 генерируют число-импульсные коды 53 и 56 соответственно. Импульсы F 53 суммируются регистром 13, а импульсы F 56 регистром 14.

После качала Т через время иу . левого цикла Т> множительный блок

11 112) на выходе 26 (62) генерирует первый И26 (И62). По И26 блок управления 16 вырабатывает по одному импульсу И32 и И36. По первому И36 происходит запись в регистр 13 кода у(Ту), а в . регистре 14 - кода х(Т,„) .

В некоторый момент после окончания первого И32 датчик 2 генерирует код (r r (2Ту) 2 ° 64-2 +, а на входах !5 регистров 13 и 14 соответственно устанавливаются коды у(2Т )и x(2T>)..

В течение каждого из циклов Ту периода Т > работа преобразователя аналогична. Следовательно, в тече- 20 ние ф-го цикла Т периода Т Х на . группах выходов 60 и 61 регистров, 13 и 14 формируются коды у(+) и х(+) развертки по углу Р =) 1 в соответствии с выражениями 25

"(Ч =ЬИ 2. +2 ")ч(-с) Т,))5 иp

>«)Ф " " (- Т,Ц(() где q — номер (0,1,2... ) цикла Ту на периоде Tn)t, ° t — текущее вРемя иа периоде Тюх такое, что ОЫ Тих

N(t-q-Ту) — число импульсов ПИ19, поступивших на множительные блоки

11 и 12 íà q-bM цикле Т> в интервале ,вРемени от аТч до t периода Т 3

Процесс,(15) формирования развертки по углу Р. продолжается до тех пор, пока на множительные блоки 11 и 12 поступают импульсы ПИ19. Период

Т заканчивается в момент оконча-, 40 ния импульсов ПИ19 и начинается пе- риод То>, полярных координат в прямоугольные координаты определяется выражением

T1 = 16 Т . (18)

Рассмотрим работу преобразователя при выполнении второго преобразователя, в котором осуществляется воспроизведение по кодам у2 и х2 кодов Р2 и r2.

Коды у2 и х2 вырабатываются да.тчиками 3 и 4 соответственно. Старшие разряды у датчиков 3 и 4 знаковые.

Поэтому старший (и+2)-ой разряд кода Р2 совпадает со знаковым разрядом кода У2, т.е. (p2) =Зн. У2=П50, а (n+1)-ый разряд кода Р 2 вырабатывается на выходе 52 сумматора 9 как сумма по модулю два логических значенийй з н аховых раз рядов дат чи ко в

3 и 4, т.е. (5?)è+„=H52 =П5О Ю П54=3Н 92(b 3Н Х2

Остальные п младших разрядов кода р2 определяются за и тактов поразрядного кодирования, после чего в (n+1) -ом такте второго преобразования определяется код r2. Преобразо-. ватель позволяет производить второе преобразование как на периоде Ток так и на периоде Т„ .

Рассмотрим выполнение второго преобразования только на периоде Т,. а для выполнения второго преобразования на периоде Т > укажем только отличия..Пусть запуск второго вычисления происходит в момент начала не- . которого периода Täo, когда триггеры 65, 66 и 67 находятся в "0", и на преобразователь поступает сигнал

П1701 и импульс И23. Тогда на И23 триггер 67 устанавливается в "1", а блок поразрядного кодирования 10— в состояние первого такта кодирования.

Блок поразрядного кодирования 10 содержит (n+2)-разрядный выходной регистр,(n +1)-разрядный распределитель импульсов и дешифратор, который с помощью распределителя имцульсов управляет переключением и младших разрядов выходного регистра по алгоритму поразрядного кодирования. Распределитель импульсов выполнен на сдвиговом регистре, в котором в лю- бой момент времени только один из триггеров может находиться в "1".

На блок поразрядного кодирования 10 поступают с датчика 3 сигнал П50= (Р2)н+ с сумматора 9 — сигнал

П52=(2)и+, с входа 23 преобразо- вателя — импульс И23, а с блока управления 16 — импульс И37 конца такта кодирования, импульс И38 уменьшения кода и импульс И39 увеличения кода. По И23 блок поразрядного кодирования 10 устанавливается в состояние первого такта кодирования, при котором его распределитель находит ся в состоянии 10.. ° О, а его выход873239

16 ной регистр в состоянии, соответствукицем углу

)" „=({Ь2) «+ +(рг)„,+„ В/г. +В/4:

В процессе выполнения второго .преобразования распределитель производит распределение блока поразрядного кодирования импульсов И38 и И39 таким образом, что в каждом j-oM такте кодирования осуществляет переключение триггеров выходного регисра так, что в выходном регистре по

Й38 триггер разряда (и+1) J u разряда (n-)) устанавливаются в

"О" и в "1"соответственно, а но И 39 триггер разряда (и+1)- 3 остается в состоянии "1" и -триггер разряда (n-J) переючючается из "0" в "1", В процессе второго преобразования блок поразрядного кодирования 10 вырабатывает на выходе 28 признак

И28 первого такта кодирования, на 30 выходе 29 — признак П29 . (n+1)-го такта второго преобразования, на выходе 27 - (n+1)-ый разряд кода Р2 а на группе выходов 41 — код pj . В течение второго преобразования на щ преобразователь поступает сигнал

П17=1, а блок управления 16 вырабатывает сигналы П3301, П28=П34, П35=П29. Второе преобразование запускается по И23, по которому начина- р«ъ ется первый такт кодирования. В тече ние первого такта кодирования .блок поразрядного кодирования 10 вырабатывает сигнал П28=1, П29=0, П27= (Р2)и+1и код Я =1. В конце каждого такта, второго преобразования, кроме последнего (n+1) -го такта, блок управления 16 по ТИ 21 генерирует импульс И37 конца такта кодирования.

К концу первого такта кодирования

П17=ПЗЗ=П34=П35=1 вырабатываются 40 .генератором синусно-косинусных функций 5 сигналы П54=3н. у2, П57=3н. х2 и коды F 46=F 47=1-2, множительными блоками 11 и 12 — код F55=/ó4 и код

F 58=/x2 /, а вычислительным блоком g$

15 - сигнал ПЗО (30=0, если/у2/ /х2«) и lI30=1, если/y2/ Ф/х2/.и сигнал (П31=0, если! у2/ »/х2/) и П31=1, если

/у2/ /x2/ . В конце первого такта кодирования блок управления 16 по И37 «щ при П25=1 генерирует И36, по которому в регистры 13 и 14 заносятся коды у2 и х2 для отображения через время Т координатной точки {у2, х2).

Кроме того, в первом такте, как в любом другом такте поразрядного кодирования, блок управления 16 по

И32 при П30=1 генерирует И38 либо

ИЗ9. Причем, при ПЗО=О» И38 и И39 не вырабатываются, так как pg = 2 при П30=1 и П27 + П31=1 вырабатыва- 60 ется И38, означая, что Я 7 р2 при

Л30=1 и .П27 П31=0 вырабатывается И39, означая, что j5) P2.

Поэтому в конце каждого j-ro такта поразрядного кодирования по И38 (или И39) для последунфцего 7J+1)-го такта второго преобразования устанавливается код Pj q+ Pj (или +.« ).

Каждый j-й такт кодирования при

1

П35=1.

Поэтому к концу J-ro такта кодирования (при 1с)

ПЗО=О, если у2 cosgg=x2stnp) и

Й30=1, если y2cos pjkx2s!пф и сигнал

П31 (П31=0, если / y2cospjJ+s t nag) и

П 31= 1, если/х2 со вЩ)х2 ° s 1п Я ) .

Следовательно, после и тактов второго преобразования на группе выходов 41 блока поразрядного кодирования 10 вырабатывается код р p q=p2 и начинается последний{п+1)-й такт второго,преобразования, в котором блОк управления 16 для Генератора функций 5. вырабатывает сигналы П34=

035=0. Поэтому к концу преобразования на группе выходов 59 вычислительного блока 15 вырабатывается код

F50 = 2 =1254и f62+ õ2ñîá ü2

В конце второго преобразования блок управления 16 генерирует И64 конца преобразования. Импульс И64 поступает на счетный вход триггера 67 и на выход для осуществления съема с преобразователя кодов / 2 и r2.

В некоторый момент после окончания И 64 триггер 67 переключается в

На этом цикл второго преобразования заканчивается, а следукщий цикл начинается с приходом очередного И23.

Длительность цикла второго преобразования на периоде Т> составляет

Т2 =(И+4)Т=(И+1)((6Т«) (19)

Как уже отмечалось, второе преобразование может также проводиться на периоде Т««, т.е. одновременно с формированием раз верт ки. Отличие в выполнении второго преобразования на периоде Т > от выполнения его на периоде Тп««заключается в том,. что за время до окончания очередного те+-кущего цикла развертки Т> не мень -ше, чем Т, с выхода 37 блока управ-. ления 16 снимается импульс с окончания некоторого такта второго вычисления.. По И37 на преобразователь поступает сигнал П17=0 и очередной

И22, который устанавливает триггер

65 в "1". Триггер 65 состоянием "1" производит- прерывание в выполнении второго преобразования и осуществляет в преобразователе первое преобразование по полным кодам т.е. по коду и. коду г (q+1) 64 2 . к моменту окончания q-го цикла Ту развертки. В момент окончания q-го цикла Т> развертки множительный блок 11

18

873239

Формул а и з о брЕт ения

50 образователя, первый и второй знаковые выходы генератора сннусно-косинусных функций соединены со знаковыми входами соответственно первого и второго регистров развертки, суммирующие входы которых соединены с числоимпульсными входами соответственно первого и второго множительных блоков, синхрониэирующий выход второго множительного блока является выходом преобразователя, выходы второго датчика полярных координат соединены с первыми группами входов второго и третьего коммутаторов, вторые группы генерирует И26, по которому блок управления 16 переводит преобразователь на формирование (q+1)-го цикла развертки, т.е. генерирует И32 и

И36. В блоке управления 16 по каждому И32, если триггер 65 находится в

"1"., триггер 66 устанавливается в

"1". Триггеры 66 и 67 состояниями

"1" разрешают прохождение на счетный вход триггера 65.очередного импульса И63, который во времени может как сов„дать, так и не сов„„ать 1Î с И26. После окончания импульса на счетном входе триггера 65, триггер

65 переключается в "0" и разрешает продолжение выполнения второго преобразования. 15

В зависимости от соотношения между Т и Т между прерываниями происходит выполнение не менее трех тактов второго преобразования 17, после чего по соответствукщему Й37 произ- Щ водится очередное прерывание второго преобразования для выполнения, перехода по И26 к следующему циклу

Ту формирования развертки и т.д.

При применении предлагаемы способ э5 реализуется преимущЕственно для n=10.

Поэтому произведем для n-=10 сравнение быстродействия заявляемого преобразователя с известным получаем

Т их п от сии, - у) (20) пх мю

TRпРот /Т4 64 (21) Т2пРот /Т2 -64- (22).

Следовательно, сравниваемые объекты имеют одинаковое быстродействие при формировании развертки 20, а при преобразованиях по полным кодам координат заявляемый преобразователь имеет примерно в 64 раза более высокое 4О быстродействие, чем известный. При реализации сравниваемых объектов для

n=10, например на базе цифровых микросхем серии 133, объем оборудования предлагаемого преобразователя 45 примерно в 1,5 раза больше, чем объем оборудования известного.

1. Цифровой преобразователь .координат,-содержащий первый и второй датчики полярных координат, первый коммутатор, генератор синусно-косинусных функций, блок управления, первый и второй датчики прямоугольных координат, первый и второй множительные. блоки, первый и второй регистры раз-. верток, блок поразрядного кодирования и сумматор, причем выходы блока 60 поразрядного кодирования соединены с первой группой входов первого коммутатора, вторая группа входов которого соединена с выходами первого датчика полярных координат, выходы первого коммутатора соединены с группой входов генератора синусно-косинусных функций, первая и вторая группы выходов которого, соединены с перBhINH группами входов соответственно первого и второго множительных блоков, управляющий вход первого коммутатора является входом преобразователя, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий коммутаторы и вычислительный блок, причем установочный, тактовый, первый и второй управляющий входы блока управления являются входами преобразователя, первый, второй, третий и четвертый входы блока управления соединены.соответственно с синхронизирующим выходом первого множительного блока, первым, вторым и третьим управляющими выходами блока поразрядного кодирования, пятый и шестой входы блока управления соединены с первым и вторым управляющими выходами вычислительного блока, первый и второй входы запуска блока управления,являются входами преобразователя, второй вход запуска блока управления соединен с установочным входом блока поразрядного кодирования, первый выход блока управления соединен с суммирующим входом второго датчика полярных координат, управляющий вход кото.— рого является входом преобразователя, второй выход блока управления соединен с управляющими входами вто рого и третьего коммутаторов, третий выход блока управления соединен с

/ первым управляющим входом генерато-о ра синусно-косинус ных функций и ущуав.ляюшими входами первого и второго множительных блоков.четвеотьЩ выход .блока управления соединен со вторым управляющим входом генератора сннуснокосинусных функций, пятый выход блока управления соединен с входами записи первого и второго регистров развертки, шестой, седьмой и восьмой выходы блока управления соединены, соответственно с входом импульса конца кодирования, входом импульса уменьшения кода и входом импульса увеличения кода блока поразоядного кодирования, девятый и десятый выходы блока управления явля тся выходами пре19

073239 го входов которых соединены с выходами первого и второго датчиков прямоуголь» ных координат соответственно, знаковый выход первого датчика прямоугольных координат соединен с первыми входами блока поразрядного кодирования и сумматора, вторые входы которых соединены со знаковым выходом второго датчика прямоугольных координат и выходом сумматора соответственно, выходы вто рого и третьего коммутаторов соединены со вторыми группами входов первого и второго. множительных блоков соответственно, тактовые и установоч- ные .входы которых объединены и являются тактовым и установочным входами преобразователя, выходы первого множительного блока соединены с входами первого регистра развертки и первой группой входов вычислительного блока, вторая группа входов которого — соединена а выходами вто- 33 рого множительного блока и.входами второго регистра развертки, выходы первого и второго регистров развертки, вычислительного блока и первого и второго множительных бло- 25 ков являются выходами преобразователя.

2. Преобразователь по п. 1, о т — . л.и ч а ю шийся тем, что блок управления содержит два элемента З0

2И-ИЛИ, элемент ЗИ-ИЛИ, три триггера, сумматор по модулю два и десять элементов И, причем установочный .вход блока управления соединен с первым входом первого элемента 2И-ИЛИ„ второй вход которого соединен с, выходом первого триггера и первым входом первого элемента И, выход которого является первым выходом блока управления и соединен с первым входом элемента ЗИ-ИЛИ и первым и 40 вторым входами второго элемента

2И-ИЛИ,третий и четвертый входы которого соединены с первым управляющим входом блока управления и выходом второго триггера, первый вход которого соединен с выходом первого элемента 2И-ИЛИ, первым выходом блока управления и вторым входом элемента

ЗИ-ИЛИ, третий и четвертый вход которого соединены со вторым управля- 50 ющим входом блока управления, тактовый вход которого соединен со вторым входом первого элемента И и первым входом, второго элемента И, второй вход которого соединен со входом

55 третьего элемента И, первым входом четвертогб элемента И, вторым выходом блока управления и выходом пятого элемента И, первый вход которого соединен с вторым входом второго триггера и инверсным выходом перво- 40 го триггера, тактовый вход которого соединен с выходом второго элемента 2И-ИЛИ, пятый и шестой входы которого соединены с выходом третьего триггера и вторым входом пятого злемента И, первый вход запуска блока управления соединен с входом первого триггера и инверсным входом первого элемента И, первый вход блока управления соединен с третьим входом первого элемента 2И-ИЛИ, пятый вход элемента ЗИ-ИЛИ соединен с третьим выходом блока управления и вы- .. ходом четвертого элемента И, второй вход которого соединен с третьим входом блока управления, шестой вход элемента ЗИ-ИЛИ соединен с шестым выходом блока управления, выходом шестого элемента И, первым входом седьмого элемента И, выход которого соединен с первыми входами восьмого и девятого элементов И, вторые входы которых соединены с -, входом сумматора по модулю два, вы-, ходы восьмого и девятого элементов И являются соответственно седьмим и восььим выходами блока управления, десятый выход которого соединен с тактовым входом третьего триггера и выходом десятого элемента И, первый вход которого соединен с инверсным входом шестого элемента И, инверсным входом третьего элемента Й и четвертым входом блока управления, пятый вход которого соединен со вторым входом седьмого элемента И, вход шестого элемента И соединен с выходом второго элемента И и вторым входом десятого элемента И, выход третьего элемента И является четвертым выходом блока управления, выход элемента

ЗИ-ИЛИ является пятым выходом блока управления, второй вход запуска блока управления соединен с входом третьего триггера, второй и шестой входы блока управления соединены с входами сумматора по модулю два.

3. Преобразователь по п. 1, отличающийся тем, что вычислительный блок содержит два сумматора, группу элементов НЕ, элемент НЕ и элемент ИЛИ, причем первая группа входов вычислительного блока соединена с первыми группами входов первого и второго сумматоров, вторая группа входов вычислительного блока соединена со второй группой входов первого сумматора и через группу элементов НЕ со второй группой входов второго сумматора, выходы которого подключены к входам элемента ИЛИ, выход которого является первым выходом вычислительного блока, группой выходов которого являются выходы первого сумматора, вход переноса второго сумматора соединен с выходом элемента НЕ и первым входом знака первого сумматора, второй вход знака которого соединен со входом элемента НЕ и входом логического нуля вычислительного блока, выход знака второго сумматора является вторым выходом вычислительного блока.

21

873239

Источники информации, принятые во внимание при экспертизе

1. Задубовский И.И., Красноголовый Б.Н. Цифровой генератор радиально".круговой развертки. Известия

ВУЗОВ, Радиоэлектроника т. 17, Р 2, 1974.

2. Авторское свидетельство СССР по заявке 9 2513089/24, кл. G 06 F 15/20, 01.80.77. (прототип) .

873239

Составитель A. Зорин

Редактор K. Волощук Техреду А. Бабинец КорректорВ. Синицкая

I .Заказ 9049/75 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4