Синусно-косинусный функциональный преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублик

<>888111

r..и (61) Дополнительное к авт. саид-ву (22) Заявлено 240380 (21) 2904758/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 0 712 81, Бюллетень ЙЯ 4 5

Дата опубликования описания 07. 12. 81 (51) М К„з

G 06 F 7/548

Государствеииый комитет

СССР по делам изобретеиий и открыти Й (53) УДК 881.З (088. 8) (72) Авторы изобретения й.е.Серий и П.М.Чериовороиов йI :-:.;Л;,:,р, 1 1

) т 3 04"!т;".:.." " =" -" :=(.;,м

A . ъ 1 (,;: в д 0 щ (73) Заявитель (54) СИНУСНО-КОСИНУСНЫИ ФУНКЦИОНАЛЬНЫИ

ПРЕОБРАЗОВА1 ЕЛЬ

Изобретение относится к вычисли тельной технике, в частности, к устройствам формирования радиально-круговой развертки.

Известен функциональный преобра- зователь (1), содержащий приемный регистр, старшие разряды которого подключены к входным шинам схемы декодирования с присоединенной к ее выходу схемой памяти, делительный . счетчик, соединенный управляющими входами с выходами схемы памяти, которые подключены к управляющему и установочным входам реверсивного ре- l5 гистра, и преобразователь параллельного кода,в последовательность импульсов. Входные шины преобразователя параллельного кода в последовательность импульсов присоединены к 20 младшим разрядам приемного регистра, а его выход подключен к счетному входу делительного счетчика, выход которого соединен со счетным входом реверсивного регистра. 25

Недостатком известного устройства является невозможность формирования двух функциональных зависимостей одновременно, а также большой объем используемой аппаратуры. 30

Наиболее близок к предлагаемому

"инусно-косинусный функциональный преобразователь (2), содержащий датчик прямого и инвертированного кода, два коммутатора кодов, два преобразователя код-временной интервал, подключенные к выходам счетчиков аргумента, дешифратор, подключенный к выходам старших разрядов, счетчика аргумента„ постоянное запоминающее устройство, подключенное к выходам дешифратора, множительное устройство, подключенное к выходам постоянного запоминающего устройства и выходам младших разрядов счетчика аргумента, элементы И, одни входы которых подключены к выходу множительного устройства, а другие через триггеры — к преобразователям код-временной интервал °

Недостатком описанного функционального преобразователя является неравномерное распределение во времени выходных импульсов. Количество импульсов, поступающих на выходы описанного преобразователя, определяется кодом, считанным иэ запоминающего устройства, входы которого через дешифратор подключены к выходам счетчика. Содержимое счетчика в

888111 мутатора являются выходами преобра.зователя.

Блок-схема преобразователя представлена на чертеже.. 65 процессе вычисления синуса и косин. са угла изменяется от 0 до тех пор, пока записанное в счетчике число не станет равным величине угла. Следствием изменения состояния счетчика в процессе функционального преобразования является то, что за однаковые интервалы времени на один и тот же выход поступает разное количество импульсов.

Целью изобретения является получение равномерного распределения во времени выходных импульсов функционального преобразования, что повышает быстродействие преобразователя.

Поставленная цель достигается тем, что в функциональный преобра- 15 зователь, содержащий регистр угла, коммутатор, элементы И, триггеры, входной счетчик, первый умножитель канала синуса и блок памяти, выход синуса которого:соединен с первым Щ входом первого умножителя канала си-. нуса, второй вход которого соединен с выходом входного счетчика, дополнительно введены два канала, причем в первый канал введены делитель им- д пульсов, счетчик, второй умножитель и элемент ИЛИ, во второй канал введены два умножителя, .делитель импульсов, счетчик и элемент ИЛИ, в каждом канале выходы первых умножителей через соответствующие делители импульсов подключены к входам счетчиков, выходы которых соединены с первыми входами вторых умножителей, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам элементов

ИЛИ. Выходы элементов ИЛИ каждого канала соединены соответственно с первым и вторым входами коммутатора, управляющий вход которого подключен 40 к выходу одиннадцатого разряда регистра угла, выходы разрядов с седьмого по десятый которого подключены к входам блока памяти, выход косинуса которого соединен с первым входом первого умножителя второго канала, второй вход которого подключен к выходу входного счетчика. Выходы умножителей каждого канала подключе ны ко вторым входам элементов И и ИЛИ 0 другого канала. Прямые и инверсные выходы с первого по шестой разрядов регистра угла подключены ко вторым входам соответственного второго умножителя первого канала и второго умножифеля второго канала. Третьи входы э:цементов И каждого канала соединены c тактовым входом t преобразователя н счетным входом входного счетчика, выходы элементов И каждого канала соединены со вторыми входами Щ триггеров тех же каналов, выходы комПреобразователь содержит регистр 1 угла, блок 2 памяти, умножители 3, входной счетчик 4, делители импульсов 5, счетчики 6, умножители 7, триггеры 8, элементы И 9, элементы ИЛИ 10 и 11, коммутатор 12.

Преобразователь работает следующим образом.

Код угла вводится в регистр угла 1. Из блока 2 считываются начальные значения косинуса и синуса угла, соответствующие одному из 16 участ-. ков, на которые разбиты функциональные зависимости. K выходам блока 2 подключены одни входы умножителей 3, вторые входы которых объединены и подсоединены к выходу двоичного счетчика 4, на вход которого во время . преобразования поступают импульсы.

С выходов умножителей 3 импульсы поступают на входы элементов И 9, ИЛИ 10, 11 и входы делителей импульсев 5. С выходов делителей 5 импульсы поступают на входы счетчиков 6, к выходам которых подключены входы умножителей 7.

Вторые входы умножителей подключены соответственно к прямым и инверсным выходам с первого по шестой разрядов. регистра угла 1. С помощью делителейэй импульсов 5, счетчиков б и умножителей 7 вычисляются значения функций с учетом млацших разрядов кода угла. Триггеры 8 и элементы И 9 предотвращают наложение импульсов, поступающих на выходы умножителей 3 и 7. Триггеры 8 после поступления на них импульсов с выходов умножителей 7 разрешают прохождение импульсов на выходы элементов И 9 и возвращаются этими же импульсами в исходное положение, .запрещая прохождение импульсов на выходы элементов И 9 до поступления следующих импульсов на выходы умножителей 7.

Импульсы с выходов элементов И 9 поступают на входы элементов ИЛИ 10, 11, на вторые входы которых поступают импульсы с выходов умножителей 3.

Эти же импульсы возвращают прохождение импульсов на выходы элементов

И 9. Таким образом, предотвращается одновременное поступление импульсов

1 на оба входа элементов ИЛИ lO, 11.

С выходов элементов ИЛИ 10, 11 импульсы поступают на входы коммутатора 12, управляющий вход которого подключен к выходу одиннадцатого разряда регистра 1 угла. При нулевом состоянии одиннадцатого разряда регистра 1 угла на выход в1п Р устройства поступают импульсы с выхода элемента ИЛИ 10, а.на выход cos p с выхода элемента .ИЛИ 11. При единичном состоянии одиннадцатого разряда на выход sin p поступают импульсы с выхода элемента ИЛИ 11, а на выход сов - с выхода элемента

ИЛИ 10.

888111

Делители импульсов 5 служат для уравнивания веса младших разря- дов умножителей 3, 7. При 10-разрядном входном счетчике 4 и умножителях

3 и б-разрядных счетчиках б и умножителях 7 коэффициент деления дели-. телей 5 должен был бы быть равным 2" °

Одна ко, как известно, при вычислении синуса угла на вычислитель нужно подать в Ю/2 раз больше импульсов, чем значение угла. Поэтому коэффициент деления делителей импульсов 5 должен быть в 1t,/2 раз меньше, т.е. коэффиХ4

10 2.

2. Х

В предлагаемом устройстве коэф- )5 фициент деления равен десяти.

Так как при вычислении синуса и косинуса угла состояние регистра угла не изменяется, то выходные импульсы преобразователя во времени распре- о делены приблизительно равномерно.

Перед началом преобразования входной счетчик 4 и счетчики 6, делители импульсов 5 триггеры 8 устанавливаются в исходное состояние (цепь установки на схеме не показана).

Использование изобретения для формирования радиальнокруговой развертки позволяет повысить быстродействие устройства и одновременно упростить его. При формировании радиально-кру- 30 говой развертки обычно вначале вычисляются значения синуса и косинуса угла, а затем эти значения используются в качестве множителей для двух цифровых умножителей, на кото- 35 рые поступают импульсы от счетчика импульсов дальности. При использовании предлагаемого изобретения импульсы дальности поступают непосредственно на вход преобразователя, т.е. 40 не тратится время на предварительное вычисление синуса и косинуса угла.

Упрощение устройства проявляется, во-первых, в уменьшении количества используемых микросхем, во-вторых, в упрощении алгоритма работы устройст- .4

° ва.

Формула изобретения

Синусно-косинусный функциональный преабраэователЪ, содержащий регистр ® угла, коммутатор, элементы И, триггеры, входной счетчик, первый умно-! житель канала синуса и блок памяти, выход синуса которого соединен с первым входом первого умножителя канала синуса, второй вход которого соединен с выходом входного счетчика, о т л и-ч а ю шийся тем, что, с целью повышения быстродействия, он содержит два канала, причем в первый канал введены делитель импульсов, счетчик, второй умножитель и элемент ИЛИ, во второй канал введены два умножителя, делитель импульсов, счетчик и элемент ИЛИ, в каждом кана-. ле выходы первых умножителей через соответствующие делители импульсов подключены к входам счетчиков, выходы которых соединены с первыми входами вторых умножителей, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам элементов ИЛИ, выходы элементов ИЛИ каждого канала соединены соответственно с первым . и вторым входами: коммутатора, управляющий вход которого подключен к выходу одиннадцатого разряда регистра угла, выходы разрядов с седьмого по десятый которого подключены к входам блока памяти, выход косинуса которого соединен с первым входом первого умножителя второго канала, второй вход которого подключен к выходу входного счетчика, выходы умножителей каждого канала подключены ко вторым входам элементов И и ИЛИ дру.гого канала, прямые и инверсные вы,ходы с первого по шестой разряды регистра угла подключены ко вторым входам соответственно второго умножителя первого канала и второго умножителя второго канала, третьи входы элементов И каждого канала соединены с тактовым входом преобразователя и счетным входом входного счетчика, выходы элементов И каждого канала соединены со вторыми входами триггеров тех же каналов, выходы коммутатора являются выходами преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 364938, кл . G 06 F 15/20, 1973.

2. Авторское свидетельство СССР

9 362448, кл. Н 03 К 5/156, 1972 (прототип).