Устройство для вычисления коэффициентов дискретного преобразования фурье

 

ОП ИСАЙКЕ

ИЗОБРЕТЕН ИЯ к лвторекОМЬ СвиДвтильСтвЮ

>877556

Союз Советских

Социалистических

Республик

1

«

Ф

° г

"г (6! ) Дополнительное к авт. свид-ву (22) Заявлено27.12.79 (2! ) 2859530/18-24 (5l ) NL. 3(л. с присоелинением заявки ЖGj 06 Р 1S/334, Государственный камнтет

СССР (23) Приоритет

Опубликовано 30.10.81. Бюллетень М 40

Дата опубликования описания30.10.81 по делан изобретений н открытий (53) УДК681.323 (088.8) (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ

ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ

Изобретение относится к вычислительной технике и может быть применено для вычисления дискретного преобразования

Фурье (ДПФ) в заданной полосе частот спектра высокого разрешения при решении задач виброакустического контроля техниS ческого состояния машин и механизмов.

Осуществление вибрационного контроля связано с измерением в реальном масштабе времени спектров комплексных сиг-! е налов 20-50 кГц.

Известны цифровые устройства, вычисляющие полные спектры входных сигналов и спектры в заданных полосах частот с использованием методов быстрых преобра!

5 зований и цифровой фильтрации gl). . Метод цифровой фильтрации позволяет вычислять полные и полосовые спектры, но, во-первых, требует при этом программной перестройки по каждой спектральной дискрете, что приводит к необходимости использования сложного блока программного управления. Во-вторых, метод не обладает эффектом быстрого преобразования; вычисление дискрет спектра связано с по следовательной И -кратной обработкой входного числового массива. В третьих, цифровые фильтры измеряют преимущественно спектры, для вычисления других функций нужно вводить в прибор дополнительные узлы, что нарушает структурную целостность прибора. В-четвертых, цифровой фильтр - одноканальное устройство, и органиэация обработки составных (комплекс» ных) сигналов здесь существенно эатруд нека. Указанные недостатки устройства цифровой фильтрации являются важными, прежде всего для вибрационного контроля.

Методы быстрых преобразований, например, быстрое преобразование Фурье (БПФ), на» илучшим образом удовлетворяют требованиям вибрационного контроля и диагности ки. Анализатор, выполняющий БПФ, обрабатывает информацию IIo двум каналам в реальном времени до нескольких десятков килогерц частоты входного сигнала с из» мерением спектральных, корреляционных функций, а также функций распределения

877556

45 вероятностей и т.п. Однако функцнонапьная жесткость алгоритма БГ1Ф приводит, в свою очередь, к весьма существенному недостатку устройства, который заключается в том, что алгоритм позволяет вычислять только полные спектры сигналов, т.е. спектры во всем диапазоне частот от 0 до частоты среза. Зто определяет разрешающую способность анализа. Однако часто возникает. необходимость просмот-10 ра спектра с шагом до единиц и долей ерц в некоторой полосе частот, которая тем уже, чем выше разрешение. В таких случаях возможно переходить от вычиспения попного спектра к полосовому анализу. Но в случае БПФ такой переход не может быть выполнен эффективно. Это связано с резким увеличением объема опе-. ративной памяти до соответствующих разрешению размеров. 20

Наиболее близким по технической сущности к предлагаемому. является устройство для вычисления коэффициентов Фурье, содержащее входной блок памяти, блок умножения, блок памяти тригонометрических, функций, блок инверсной перестановки, блок памяти, арифметический блок и сумматор (2).

Устройство позволяет вычислять неболыпое количество коэффициентов из чис- ца реализуемых методом БПФ. Достигается это ограничением числа выполняемых итераций алгоритма и дополнитепьным успожнением устройства, которое содержит многоканальный сумматор. Но, как указа35 но выше, такое решение не приводит к ,, технике-экономическому эффекту, посколЬку и в этом случае аппаратурные средства должны быть расчитаны на попное исполнение алгоритма БПФ. В этом устрой40 стве объем памяти необходимо увеличивать пропорционально задаваемому разрешению анализа.

Цель изобретения «упрощение устройства, Указанная цель достигается тем, что устройство для вычисления коэффициентов дискретного преобразования- Фурье,содержащее входной бпок памяти, два умножителя, сумматор, блок памяти подмассива и блок памяти коэффициентов, первый и

50 . второй выходы которого подкпючены к первым входам соответственно первого и второго умножителей, вход входного блока памяти является входом устройства, а выход входного блока памяти соединен со 55 вторым входом второго умножителя, выход которого подключен ко входу бпока памяти подмассива, выход которого соединен с первым входом сумматора, выход которого подключен ко входу блока памяти подмассива, содержит блок управления и блок памяти суммы, выход которого объединен с выходом первого умножителя и подключен ко вторым входам сумматора и второго умножителя, выход которого объединен с выходом сумматора и подключен ко входу блока памяти суммы, выход блока памяти подмассива соединен с первым входом первого умножителя, первый и второй выходы блока управления подключены соответственно к первому и второму управляющим входам блока памяти коэффицйентов, третий и четвертый выходы блока управления соединены соответственно с первым и вторым управляющими входами блока памяти подмассива, а четвертый и пятый выходы блока управления подключены соответственно к первому и второму управляющим входам бпока памяти сум« мы, вход задания гармоник входной полосы и вход задания режима блока управления являются первым и вторым управляю шими входами устройства.

Блок управления содержит два счетчика, четыре элемента И, элемент НЕ, элемент ИЛИ, умножитель, кольцевой сдвиговый регистр сдвиговый регистр и формирователь адреса, первый выход которого. соединен с тактовь1м входом первого счетчика, первый выход которого соединен со входом сдвигового регистра и первым входом умножителя, второй вход которого соединен с выходом первого эпемента И, первый вход которого объединен с первым входом второго элемента И и подключен к первому выходу второго счетчика, тактовый вход которого соединен с выходом третьего элемента И, первый вход которо- го объединен со вторым входом второго эпемента И и соединен с выходом элемента НЕ, вход которого объединен с первым входом четвертого эпемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к третьему входу умножителя, выход второго эпежента И соединен со вторым входом эпемента ИЛИ, второй выход первого счет1 чика соединен со вторым входом третьего элемента И, выходы группы кольцевого сдвигового регистра соединены с соответствующими входами группы сдвигового регистра и формироватепя адреса, второй выход которого .соединен со. входом кольцевого сдвигового регистра, выход умножителя явпяется первым выходом блока, выход сдвигового регистра является вторым выходом блока, третий выход форми8775 )(»

5 рователя адреса является третьим выходом блока, первый выход первого счетчи» ка является четвертым выходом блока, а четвертый выход формирователя адреса является пятым выходом блока, второй вход четвертого элемента И является входом задания гармоник входной полосы блока управления, вход элемента НЕ объединен со вторым входом первого элемента И и является входом задания режима блока управления.

На фиг. 1 приведена схема устройства; на фиг. 2 — функциональная схеме блока управления.

Устройство с одержит входной блок .1 памяти, первый умножитель 2, блок 3 памяти коэффициентов, арифметический блок

4, блок 5 памяти суммы, блок 6 памяти

-подмассива, блок 7 управления, выходы

8-12 блока управления соответственно первый - пятый, сумматор 13 арифметического блока 4, второй умножитель 14 арифметического блока 4. Блок 7 управления включает вход 15 задания начапь25 ной гармониКи полосы, умножнтель 16, кольцевой сдвиговый регистр 17, сдвиговый регистр 18, элемент НЕ 19, эле» менты И 20 — 23 (или несколько. элементов ИЛИ в соответствии с разрядностью пропускаемых чисел), счетчики 24 и 25, формирователь 26 адреса, вход 27 режима, счетный вход 28 счетчика 24, управляюший вход 29 сдвигового регистра 17, второй счетный вход 30 счетчика 24, выход 31 переполнения счетчика,- 35

26, элемент ИЛИ 32.

Алгоритм работы предлагаемого устройства следуюший: для вычисления спектра в полосе q частот сигнел предвари-, 4> тельно умножается на начальную гармонику заданной полосы (по теореме. переноса спектра), после чего разделяется на

М вЂ” подмассивов, для каждого из которых выполняется частичное дискретное преобра-45

% зование Фурье (ДПФ) в полных фазех, результаты циклов ДПФ (частичные результаты) умножаются на поворачиваюшие . векторы Ф " (") с фазами, пропорциональными ширине с полосы, номеру ) под массива и порядку и гармоники в полосе относительно начальной, принимаемой условно за нулевую, причем 4=8МР(-13)(й)); конечным результатом являются суммы отдельных произведений, соответствуюших од55 ной и той же гармонике по всем циклам

ДПФ.

Устройство работает следуюшим, образом.

В исходном состоянии все счетчики уст) ройства установлены в ноль, в том числе и счетчик 25 номера подмассив.i. Входной блок 1 памяти накапливает отсчеты первого подмассива, которые затем пере» писываются в блока 6. памяти.При этом числа подмассиве пропускаются через ум» ножитель 2, где умножаются на начальную гармонику полосы с учетом номера подмассива, что соответствует преб азованию сигнала y(t) в сигнал X (lt. " ).

Г

Начальная гармоника полосы вырабатывается блоком 3 в соответствии с текушим значением фазы, подаваемым в блок 3 кэ блока 7 управления по выходу 8. Режим перезаписи из блока 1 в блок 6 соответствует единичному режиму реботы блока

7 управления, определяемому наличием единичного потенциала на шине 27 режима, фаза начальной гармоники (ее переменная часть) РФ получается путем перемножения в умножителе 16 номера Р этой гармоники, задаваемого оператором по входу 15 и временного аргумента Ь, которому соответствует совместный код с выходов счетчиков 24 и 25, причем счетчик 24 объемом ф: дает ,младшую часть разрядов кода, счетчик 25 объемом и - старшую часть.

В том, что это так, легко убедиться: код счетчика 24 естьс еЬ ъ С зО) а код счет н (,,„(- Þò значение объединенного кода ),+ — =+

1 совпадеюшее с вышепринятой подстановкой.

Величина Р подается в умножитель

16 через открытый элемент И 21 и элемент ИЛИ 32, а величина подается непосредственно с выходов счетчика 24 и с выходов счетчика 25 через открытый эле« мент И 22, при этом элемент И 20 заперт и не пропускает код с выхода счетчика 25. Счетчик 24 накапливает импуль сы, по которым происходит указанная перезапись чисел, поэтому его состояние, а значит, и величина фазы, меняется с кеж ,дым тактом вызова. Счетчик 25 фиксирует количество обработанных подмассивов (количество циклов перезаписи), поэтому его состояние меняется только при смене подмассива, оставаясь неизменным для всех чисел текушего шукла перезаписи.

Умноженные на начальную гармонику числа подеются в арифметический блок 4 по четвертому входу одновременно на сумматор. 13 и умножитель 14. Сумматор 13 в режиме перезаписи работает на блок 5 памяти, вычисляя обшую сумму поступле» ний. Происходит это следуюшим образом.

Каждому такту вызова из блока 1 соот877556

Ыетствуют два подтакта работы бпока 5.

В первом подтакте из. блока 5 вызывается операнд и суммируется с вновь поступившим числом подмассива. B течение второго подтакта полученная сумма заносится обратно в блок 5. Бызов и запись в блоке 5 осуществляется неизменно по одному и тому же, нулевому, адресу, задаваемому по входу 10, Таким образом, в нупевой ячейке блока 5 рециркупярно накаппивается сумма отсчетов, соответствующая коэффициенту Фурье начальной гармоники. Нулевой адрес задается в формирователь -26 адреса. Умножитель 14 работает на блок 6 памяти, умножая поступающие отсчеты (предварительно умно- женные на начадьную гармонику) на коэффициенты Ф - среднюю гармонику IIопосы. Эта гармоника вырабатывается блоком 3 на его втором выходе. Фаза гармоники задается блоком 7 управпения на выходе 9, явпяющемся непосредственным выходом сдвигового регистра 18. Он фор мирует фазу путем умножения помера отсчета m (.от счетчика 24) на чисдо

< Щ, Поскольку g берется равным целой степени двойки, поэтому умножение выподняется обычным сдвигом двоичного кода в на(о <) разрядов в сторону старших. С выхода умножитепя 14 операнды записываются в блок 6 памяти по адресам входа 1 1, соответствующим значениям кода счетчика 24. Блок 6 памяти состоит из трех одинаковых секций.

Указанная зались производится в первую секцию. с

Единичный режим блока 7 управпения заканчивается с переполнением счетчика

24 и установкой его в ноль. При этом импульс переполнения поступает на вход

Ъ элемента И 23, но не проходит через не- го, так как элемент И 23 заперт нулем с выхода эпемента НЕ, инвертирующего единичный потенциал шины 27. После этого на шине 27 появляется нулевой потенциал, подача тактовых импульсов на шину 31 прекращается. В этом, нулевом, режиме бпока 7 . управпения происходит дальнейшая обработка операндов, записанных в первую секцию бпока 6 памяти. Обработка происходит так: по исходному, ну левому.. адресу входа 11 вызывается операнд из первой секции бдока 6 и подается одновременно на сумматор 13 и умножитепь 14 по третьему входу блока 4 . (четвергый вход при этом отключается).

Одновременно начинает работать формирователь 26, Таким образом, предлагаемое устрой» ство позвопяет находить спектр попосового сигнала в пределах ширины полосы . частот и имеет меньший объем оборудования, чем известное.

Формула изобретения

1. Устройство ддя вычисления коэффи циентов дискретного преобразования Фурье, . содержащее входной блок памяти, два умножитепя, сумматор, бпок памяти подмассива и блок памяти коэффициентов, первый и второй выходы которого подключены к первым входам соответственно первого и второго умножитепей, вход входного бпока памяти явпяется входом устройства, а выход входного бпока памяти соединен

20 со вторым входом второго умножитепя, выход которого подкпючен ко входу блока памяти подмассива, выход которого соединен с первым входом сумматора, выход которого подключен ко входу бдока памяти подмассива, о т п и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит блок .управления и бпок памяти суммы, выход которого объединен с выходом первого умножитепя и подключен ко вторым входам сумматора и второго умножитедя, выход которого объединен с выходом сумматора и подкпючен ко входу блока памяти суммы, выход бпока памяти подмассива соединен с первым входом первого умножитепя, первый и второй выходы блока управпения подкпючены соответственно к первому и второму управпяющим входам блока памяти коэффициентов, третий и четвертый выходы блоха управления . соедИнены соответственно с первым и вторым управляющими входами бпока памяти подмассива, а четвертый и пятый выходы блока управления подключены соответственно к первому и второму управпяющим входам блока памяти суммы, вход задания гармоник входной полосы и вход задания режима блока управлении являются первым и вторым управляющими входами устройства.

2, Устройство по п. 1, о т п и ч аю щ е е с я тем, что бпок управления содержит два счетчика, четыре элемента

И, элемент НЕ, элемент ИЛИ, умножитепь, кольцевой сдвиговый регистр, сдвиговый регистр и формирователь адреса, первый

55 выход которого соединен с тактовым входом первого счетчика, первый выход которого соединен со входом сдвигового регистра и первым входом умножителя, вто877556 рой вход которого соединен с выходом первого элемента И, первый вход которо»

ro объединен с первым входом второго элемента И и подключен к первому выходу второго счетчика, тактовый вход которого соединен с выходом третьего элемента И, первый вход которого объединен со вторым входом второго элемента И и соединен с выходом элемента НЕ, вход кото рого объединен с первым входом четвер- того элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к третьему входу умножителя, выход второго элемента И соединен со вторым входом элемента ИЛИ, второй выход первого счетчика соединен со вторым входом третьего элемента И; выходы группы кольцевого сдвигового ре гнстра соединены с соответствуюшими входами группы сдвигового регистра и формирователя адреса, второй выход кото рого соединен со входом кольцевого сдвигового регистра, выход умножнтеля явля ется первым выходом блока, выход сдви гового регистра является вторым выходом блока, третий выход формирователя адреg, са является третьим выходом блока, первый выход первого счетчика является че в вертым выходом блока, а четвертый выход формирователя адреса является пятым выходом блока, второй вход четвертого

10 элемента И является входом задания гар моник входной полосы блока управления, вход элемента НЕ объединен со вторым входом первого элемента И и является входом задания режима блока управления.

15 Источники информации, принятые во внимание при экспертизе

1, Рабинер Л. и Гоулд В. Теория и применение цифровой обработки сигналов.

М., "Мир", 1978.

2е 2. Авторское свидетельство СССР

% 506883, кл. Q ОО. Р 15/34, 1976 (прототип ).

877550

Составитель А. Баранов

Редактор В. Петраш Техред М. Нааь Корректор М. Демчик, Заказ 861 7/74,. Тираж 748 Подписное

ВЙИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж36, Раушская наб., д. 4/S

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4