Буферное запоминающее устройство

 

Союз Советскик

Социалистические

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (»>877612 (63) Дополнительное к авт. саид-ву г (22) Заявлено 27.02.80 (23 ) 2889906/18-24 (51)М. Кл. с присоединением заявки .% (23) Приоритет

Я !1 С 9/00

Геоулоротоевай комитет

CCCP ао долом изобретений н открытий (53) ЙК68!.327..6 3088.Sf

Опубликовано 30.10.81. Бюллетень № 40

Дата опубликования описания 09.11,81

>"

М. С. Кудашов, Ю. И. Маленкин и С, С. Бо одкин -,.;;,-„;,.„ г

Ч

1

>" .к (72) Авторы изобретения (73) Заявитель

1 54 БУФЕРНОЕ ЗАНОНННАЕЕ>ЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для согласования работы высокоскоростных ЦВИ с низкоскоростными уст-. ройствами ввода-вывода.

Известно буферное запоминающее уст«5 ройство, содержащее накопитель, счетчик адресов, блок управления и элементы И и ИЛИ 1 3.

Недостатком известного устройства

10 является сложность схемной реализации.

Наиболее близким по технической сущности к предлагаемому является буферное запоминающее устройство, содержащее оперативный накопитель, регистр сдвига, блок управления, счетчик адресов, счетчик разрядов, элементы ИЛИ и элементы И $2) .

Недостатком известного устройства является то, что в нем возможны случайные искажения информации при записи ее s матрицу оперативной памяти, вызванные индустриальными помехами, что снижает достоверность записи.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее оперативный накопитель, первые адресные входы которого подключены к выходам элементов ИЛИ, вторые адресные входы — к выходам счетчика разрядов, управляющие входы оперативного накопителя и вход счет" чика разрядов подключены к соответствующим управляющим входам блока управления, первые входы элементов ИПИ являются адресньвеи входами устройства, а вторые входы элементов ИЛИ подключены к выходам счетчика адреса, вход которого подключен к соответствующему управляющему выходу блока управле ния, сдвиговый регистр первый информационные входы которого подключены к информационным выходам блока управления, а выходы к первым входам элементов И, управляющие входы сдвигового регистра и вторые входы элементов И

87761 подключены к соответствующим управля- ющим выходам блока управления, информационный вход оперативного накопителя подключен к соответствующему выходу сдвигового регистра, дополнительно введены дополнительные элементы И, элемент сравнения и дополнительный элемент ИЛИ, выход которого подключен ко второму информационному входу сдвигового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопителя и к первому входу первого до- полнительного элемента И, выход кото .рого подключен к первому входу элемента сравнения, вторые входы ponoJIHH тельных элементов И подключены к соответствующему выходу блока управления.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 показана временная диаграмма работы устройства.

Буферное запоминающее устройство содержит матрицу оперативного накопителя 1, сдвиговый регистр 2, блок 3 управления, счетчик 4 адресов, счетчик 5 разрядов, элементы ИЛИ 61...6, элементы И 7 ...7 »., дополнительный элемент ИЛИ 8, первый дополнительный элемент И 9, второй дополнительный элемент И 10 элемент 11 сравнения, управляющие входы 12 и 13 оперативного накопителя, информационный вход 14» первые адресные входы 15 ...15, вто-. рые адресные входы 16„ ...1 в„ выход 17

15 оперативного накопителя, информационйый вход 18 последовательной:ааписи сдвигового регистра 2, упрарляющие входы 19-22, и информационные входы 23 ...23к параллельной записи сдви40 гового регистра, входы устройства

24л ° ° ° 24к и 25,! ° 25к

Перед началом работы устройства схема приводится в исходное состоя45 ние, т.е. на управляющий вход 13 оперативного накопителя 1 и управляющий вход 21 сдвигового регистра 2 поступают сигналы разрешения записи (фиг.2а и фиг. 2 6! с блока 3 управления, а на

50 вторые входы элементов И 7 ...7к поступает сигнал запрета. На первые адресные входы 15„...15> матрицы оперативного накопителя через элементы ИЛИ 6 ...6„ со счетчика 4 адресов

55 поступает адрес записи первого информационного слова, а на вторые адресные входы 16 ° ..16 „ со счетчика 5 раз рядов поступает адрес записи первого

2 а разряда. Схема готова к работе в режиме записи.

Устройство работает следующим образом.

При поступлении информационного слова на входы 25„ ......25к (фиг. 2В)блока 3 управления, блок 3 пропускает это слово на информационные входы

23 ...23к параллельной записи сдвигового регистра 2 и формирует импульс записи на входе 22 (фиг. 2t) этого р еги стр а.

По заднему фронту импульса записи (фиг. 2 a) блок 3 управления выдает сигнал "Разрешение сдвига" на вход 19 (фиг. 2d) сдвигового регистра 2 и снимает сигнал разрешения записи со входа 21 (фиг. 2r). После этого с блока 3 управления поступают импульсы записи на вход 12 (фиг 2 8) оператив-1 ного накопителя,-и импульсы сдвига на вход 20 (фиг. 2Ж)сдвигового регистра 2 и вход счетчиков разрядов 5.

Импульсы сдвига формируются так, что их передний фронт совпадает с задним фронтом импульсов записи. Информация

-ro разряда информационного слова, поступающая с К-го разряда сдвигового регистра 2, записывается первым импульсом записи по входу 12 (фиг, 9e) по адресу первого разряда и матрицу оперативного накопителя 1, Первым импульсом сдвига по входу 20 (фиг. 2Ф)) сдвигового регистра 2 информационное слово, записанное в. нем, сдвигается на один разряд, и одновременно инфор" мация K-ro разряда информационного слова, поступающая с K-ro разряда сдвигового регистра 2 через дополнительный элемент ИЛИ 8 на вход 18 сдвигового регистра 2, записывается в его 1-ый разряд. По заднему фронту первого импульса сдвига на выходе

-ro разряда регистра 2 появляется информация К-1-го разряда информационного слова. Сигналом, поступающим с блока 3 управления на вход счетчика 5 разрядов, этот счетчик переключается и с его входа на вторые адресные входы 165... 16п матрицы оперативного накопителя поступает адрес записи второго разряда. Информация К-1-го разряда информационного слова записывается в матрицу оперативного накопителя по адресу записи втррого разряда вторым импульсом записи по входу !2 (фиг. 2e) оперативного накопителя 1.

Второй импульс сдвига по входу 20 сдвигового регистра 2 сдвигает инфор

5 8776 мационное слово, записанное в этом регистре еще на один разряд. Одновременно информация К-1-го разряда информационного слова, поступающая с К-го разряда сдвигового регистра 2 через, дополнительный элемент ИЛИ 8 на вход 18 сдвигового регистра 2, записывается в его 2-ой разряд. По заднему фронту второго импульса сдвига на выходе К-ro разряда регистра 2 по- 16 является информация К-2-го разряда информационного слава.

К-2-ый разряд информационногоеслова записывается третьим импульсом записи в матрицу оперативного накопи- 15 теля по адресу записи третьего раэря» да. Третий импульс сдвига сдвигает информационное слово, записанное в сдвиговом регистре еще на один разряд. Одновременно информация К-2-го . 2o разряда информационного слова, поступающая с -ro разряда сдвнгового регистра записывается в его третий разРЯДе

Этот процесс записи и сдвига.продолжается до тех пор, пока не записывается первый разряд информационного . слова в оперативный накопитель 1 по

К-ому адресу записи и в первый разряд сдвигового регистра 2. Исходная ин- ЗЕ формация записана в накопитель 1 задними разрядами вперед (все К разрядов). После записи информационного .слова в оперативный накопитель блок 3 управления снимает сигнал Разреаения 35 записи с входа 13 (фиг. 2с)). Новое состояние соответствует режиму считывания. При этом счетчик 4 адресов записи остается в том же состоянии, на адресных входах )5< ...151 оперативно- щ го накопителя 1 присутствует адрес записанного слова. На вторые адресные входы 16 ...16 матрицы с выходов счетчика 5 разрядов поступает адрес

-ro разряда. 45

Блок 3 управления формирует импульсы считывания, поступающие на вход 12 (фиг. 2e)оперативного накопителя 1,, импульсы сдвига, поступающие на вход 20 (фиг. 2f) сдвигового регистра 2 н импульсы управления сравнением, посту» пающие на вторые входы дополнительных элементов И 9 и 10.

Первым импульсом считывания (фиг.29) из оперативного накопителя I извлекается информация К-ro разряда информационного слова (фиг. 2й), поступающая с выхода 17 на первый вход допол- нительного элемента И 9, а с выхода

12

К-го разряда сдвигового регистра 2 поступает информация К-го разряда информационного слова (фиг. 2К)на первый вход дополнительного элемента И 10.

При первом импульсе управления сравнением (фиг. 2Л) информация, снимаемая с выходов дополнительных элементов И 9 и IO поступает на входы. элемента II сравнения. При совпадении информации на обоих входах элемента 11 сравнения на ее выходе сигнала не будет.

По заднему фронту импульса сдвига (фиг. 2х) следующего за первым импульсом считывания, на выксде К-го разряда регистра 2 появляется информация.,К-1-го разряда информационного слова (фиг. 2к) .

По сигналу с блока 3 управления с выходов счетчика разрядов 5 на вторые адресяие входы 16< ...16щ матрицы поступает адрес Х-1-го разряда. Вторым импульсом считывания (фиг.2 е) из оперативного накопителя" извлекается информация К-1-го разряда информационного слова (фиг. 2м), поступающая с выхода )7 на первый вход дополнительного элемента И 9, а с выхода K-го разряда регистра 2 снимается информация К-ro разряда информационногд,слова (фиг. 2 к) на первый вход дополнительного элемента И )О. При втором импульсе управления сравнением (фиг. 2A) с выходов дополнительных элементов И 9 и )О на входы элемента 11 сравнения поступает информа ция K-1-го разряда информационного " слова. При совпадении информации на обоих входах элемента 11 сравнения на ее выходе сигнала не будет, По заднему фронту следующего импульса сдвига (фиг. 2я) на выходе

К-го разряда регистра 2 появляется ин" формация К-2-го разряда информациойного слова (фиг. 2к).

Этот процесс считывания, поразряд» ного сравнения и сдвига продолжается до тех пор, пока не происходит сравнение информации.)-го разряда информационного слова, снимаемой с выхода 17 и с -ro разряда сдвигового регистра 2. При поразрядном сравнении и совпадении информации на обоих вхд" дах элемента 11 сравнения на ее выхо де сигнала не будет..

Следовательно все К разрядов нн» формационного слова записаны в опера тивный накопитель 1 правильно. После этого блох 3 управления формирует ииФормула изобретенИМ

7 87761 пульс (фиг. 2 3), который поступает на вход счетчика 4 адресов и переключает его, выбирая адрес следующего информационного слова. Кроме того, блок 3 управления снимает сигнал разрешения сдвига со входа 19 (фиг. 23), подает сигнал разрешения параллельной записи на вход 20 (фиг. 2 61 сдвигового регистра 2 и подает сигнал разрешения записи на вход 13 (фиг. 2a) оператив.4О ного накопителя I. .Таким образом, буферное запоминающее устройство готово к записи следующего информационного слова.

В случае несовпадения информации ts по какому-либо разряду информационного слова, снимаемой с выхода 17 и с

К-го разряда сдвигового регистра 2, при соответствующем импульсе управления сравнением на выходе элемента 11 сравнения появляется импульс сигнала.

Этот сигнал используется для повто-. рения параллельной записи информацион ного слова иэ блока 3 управления в сдвиговый регистр 2 и поразрядной переписи его в оперативный накопитель 1 с последующим процессом поразрядного сравнения информации с помощью элемента 11 сравнения, описанного вьппе.

Повторение записи и последующее поразрядное сравнение информациийосуществляется в паузе между импульсами следования информационных слов (фиг.287, После записи определенного числа информационных слов, которое определяется емкостью счетчика 4 адресов записи, блок 3 управления снимает сигнал разрешения записи со входа 13.

Это состояние соответствует режиму считывания. Кроме того, блок 3 управ- 40 ления устанавливает счетчик 5 разрядов в состояние, соответствующее адресу первого разряда считывания.

Рассмотрим работу устройства в режиме считывания . Адрес считываемого 4> информационного слова поступает на входы 24 .. ° 24n элементов ИЛИ

64...6> (фиг. 2 н) и через эти элементы — на первые адресные входы

15„...15> оперативного накопителя 1.

На вторые адресные входы 16 ...16 с выходов счетчика 5 разрядов поступает адрес первого разряда считываHHH °

Блок 3 управления формирует сигналы разрешейия сдвига (фиг. 2п1) и запрет записи фиг. 28), поступающие соответственно на.входы 19 и 21 сдвигового регистра 2, а также им2 8 пулъсы считывания (фиг. 2 е), поступающие на вход 12, и сдвиг а (фиг. 2 ж), поступающие на вход 20 сдвигового регистра 2. Так как информация в буферное запоминающее устройство была записана задними разрядами вперед, то первым импульсом считывания (фиг. 2 e) извлекается иэ матрицы оперативной памяти информация

К-го разряда информационного слова, которая с выхода 17 ггоступает через дополнительный элемент ИЛИ 8 на информационный вход 18 последовательной записи сдвигового регистра 2 и записывается в первый разряд этого регистра первым импульсом сдвига, Счетчик 5 разрядов по сигналу с блока 3 управления подготавливает адрес второго разряда считывания. Вторым импульсом считывания извлекается информация К-l-ro разряда информационного слова. Эта информация поступает на вход 18 сдвигового регистра 2.

Вторым импульсом сдвига информация

К-ro разряда, записанная в первом разряде сдвнгового регистра 2 сдвигается на один разряд, а в первый раз- ряд регистра 2 записывается информация К-1-го разряда. Процесс считывания информации из оперативного набопителя 1 и запись ее в сдвиговый регистр 2 продолжается, пока не будет считано все информационное слово.

После считывания первого разряда информационного слова и записи его в сдвиговый регистр 2, блок 3 управления подает сигнал (фиг. 2Л) на вторые вхоггы элементов И 7 ...7п и информация выбранного слова с выходов элементов И 7 ...7 поступает на приемное устройство. Следующее информационное слово считывается из матрицы оперативного накопителя 1 аналогичным образом.

Использование предлагаемого изобретения позволяет повысить достоверность записи информации в оперативный накопитель. Ошибки, возникающие при сбое во времй записи какого-либо информационного слова в накопитель 1, устраняются повторением записи этого слова с последующим поразрядным сравнением информации, осуществляемыми в паузе между импульсами следования информационных слов. Таким образом, повьппается надежность устройства.

Буферное запоминающее устройство, содержащее оперативный накопитель, первые адресные входы которого подключены к выходам элементов ИЛИ, вторые адресные входы — к выходам счетчика разрядов, управляющие входы оперативного накопителя и вход счетчика разрядов подключены к соответствующим управляющим выходам блока управления, первые входы элементов ИЛИ являются адресными входами устройства, а вторые входы элементов ИЛИ подключены к выходам счетчика адреса, вход которо-. го подключен к соответствующему управляющему выходу блока управления, сдвиговый регистр, первые информациоиныв входы которого подключены к информационным выходам блока управления, а выходы к первым входам элементов И, управляющие входы сдвигового регистра и вторые входы элементов И подключены к соответствующим управляющим выходам блока управления, информационный вход оперативного накопителя подключен к соответствующему выходу сдвигового регистра, о т л и ч а ю— щ е е с я тем, что, с целью повыпения надежности устройства, оно содер877612 10 жит дополнительные элементы И, элемент сравнения и дополнительный элемент ИЛИ, выход которого подключен ко второму информационному входу сдвнгового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопителя и к первому входу первого допол- нительного элемента И, выход которого подключен к первому входу элемента сравнения, второй вход дополнительного элемента ИЛИ подключен к.выходу, оперативного накопителя и к первому входу второго дополнительного элемента И, выход которого подключен ко второму входу элемента сравнения, вторые

D входь1 дополнительных элементов И подключены к соответствующему выходу блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N - 515154, кл. G ll С 9/00, 1974, 2. Авторское свидетельство СССР по заявке У 2622625/18-24, кл. 6 11 С 9/00, 1978 (прототип).

877612

ИнфоРМсЩиЯ: f 1 6 1 1 1 0 0 1 1 1 1 1 1 1

Ин РоРиациЯ: 1 1 0.1 Y 1 0 0 1 1 1 1 1 1 1

Фиа.2

- Составитель С. Шустенко

1. Редактор Е. Папп Тексел, М. Голинка Корректор А. Ференц

Заказ 96/5/77 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035 Москвад Ж-35> Раушская наб.> л. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4