Буферное запоминающее устройство

 

Союз Советских

Социалистических

Ресиублнн

ОП ИГРАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (iu864335

{бт ) Дополнительное к авт. саид-ву

{22) Заявлено 30.01.80(2т) 2876318/18»24 с присоединением заявки М (23) П риоритет

Опубликовано 15.09.8 1. Бюллетень И 34 (5l)N. Кл.

G 11 С 9/00 феудирствкииы6 кенитвт

СССР ав аелзи «мбрвтеииМ и открытий (53) УДК 68,1» .327(088,8) .

Дата опубликования описания 15.09.81

Ю, И. Кусок, Е. Я, Гайс, Р, И. Пузанов и Л. С. Фнлинский (72) Авторы изобретения (71) Заявитель (54) БУФЕРНОЕ ЗАЛОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к эапоминаюшим устройствам и может оыть использовано в аппаратуре передачи данных.

Известны запоминаюшие устройства, содержашие накопитель, блоки записи и считывания, блок управления и блок распределения информации Щ.

К недостаткам этих устройств относятся большие аппаратурньте затраты.

Наиболее близким техническим реше« нием к изобретению является буферное запоминающее устройство, содержашее накопитель, блоки ввода и вывода информации, адресный блок и блок управления (25.

Однако в данном устройстве s на» !

5 копителе все символы информации записываются в коде, в котором они пос тупают на вход, При использовании та юго устройства для накопления буквенно.

20 цифровой информации, в которой до 40 % являются комбинациями символов соот ветствуюших регистров, значительная часть объема накопйтеля занимается

2 этими комбинациями, что снижает информационную емкость устройства.

Цель изобретения - повышение информационной емкости устройства.

Поставленная цель достигается тем, что в буферное запоминаюшее устройст» во, содержашее последовательно соединенные блок ввода информации, накопитель и блок вывода информации, управляюшие входы которых подключены к одним из выходов блока управления, введены дешифратсры, элемент ИЛИ и триг

rep, причем одни из входов дешифраторов подключейы к выходам блока ввода информации, другие - к другим выходам блока управления, одни из выходов дешифраторов - ко входам элемента ИЛИ и триггера, другие выходы - к одним иэ входов блока вывода информации, выход триггера соединен с одним иэ входов накопителя, один иэ выходов которого подключен к первому входу блока управления, Второй вход которого сое» . динен с выходом элемента ИЛИ.

На чертеже представлена структурная схема буферного запоминающего устройства.

Устройство содержит блок ввода информации 1, накойитель 2, блок вывода информации 3, управляющие входы которых подключены к одним из выходов блока управления 4, дешифратор 5, служащий для распознавания символов . бухвенного регистра, дешифратср 6, служащий для распознавания символов ðîвого регистра, элемент ИЛИ 7 и триггер 8. Одни из входов дешифратора 5 и 6 подключены к выходам блока 1, другие — к другим выходам блока 4. Одни из выходов дешифраторов 5 и 6 - ко входам элемента ИЛИ 7 и триггера 8, другие выходы — к одним из входов блока 3. Выход триггера 8 соединен с одним из входов накопителя 2, один из выходов которого подключен к первому входу блока 4, второй вход которого соединен с выходом элемента ИЛИ 7.

Устройство работает следующим об разом.

С блока 1 в накопитель 2 информация поступает в коде параллельного вида (по и цепям, .где и 7 1 целое) одновременно информация поступает и на дешифраторы 5 и 6. Если поступившая информация символов не является комбинацией символов буквенного или цифрового регистров, то она записывается в накопитель 2, при этом на n + 1-оМ входе накопителя 2 сохраняется состояние соответствующее предыдущему (" ноль" или "единица" ). Если же поступившая комбинация символов соответствует символам буквенного или цифрового регистров„то она анализируется в дешифраторе 5 или 6, после чего сигналы от дещифратора 5 или 6 поступают в элемент

ИЛИ 7 и в триггер 8. Если придет комбинация символов буквенного регистра, то триггер 8 сработает и начнет выдавать на и + 1-ный вход накопителя 2

"единицу" и одновременно элемент ИЛИ 7 выдает единичный сигнал запрета на блок управления 4, который по этому сигналу запрещает запись регистровой комбинации символов в накопитель 2.

В случае, когда придет комбинация симво. лов цифрового регистра, то по сигналу от дешифратора 6 триггер 8 опрокидывается и прекращает выдачу единиц, à в элемент ИЛИ 7 вновь выдаст сигнал запрета на блок управления 4. Таким об25

Формула изобретения

Буферное запоминающее устройство, содержащее последовательно соединенные блок ввода информации, накопитель и блок вывода информации, управляющие входы которых подключены к одним из выходов блока управления, о тл и ч а ю ш е е с я тем, что, с це35 лью повышения информационнои емкости устройства,оно содержит дешифраторы, элемент ИЛИ и триггер, причем одни из входов дешифраторов подключе ны к выходам блока ввода информации, 40 другие - к другим выходам блока управления, одни из выходов дешифраторов - ко входам элемента ИЛИ и триггера, другие выходы — к одним из входов блока вывода информации, выход триггера соединен с одним из входов накопителя, один из выходов которого подключен к первому входу блока уп-с равления, второй вход которого соединен с выходом элемента ИЛИ.

50 Источники информации, принятые во внимание при экспертизе

1. Патент США И 3763472 кл.. 340-172.5, опублик, 1973.

2. Кайзмер Л. П. Устройства хране ния дискретной информации. й„ Энергия, 1969, с. 22 (прототип).

55 разом, в накопитель комбинации символов регистров не записываются, а каждая комбинация информационного символа в параллельном коде сопровождается "единицей" или нулем", соответсч вующим символам буквенного или цифрового регистров. При чтении информации из блока накопителя в блоке 3 производится преобразование параллельного ко10 да в последовательный и замена знаI коперемен "0-1" и 1-0" соответствующих переходу на символы буквенного и цифрового регистров, комбинациями символов буквенного и цифрового регист15 Ров»

Устройство обеспечивает прч оперировании с буквенно-цифровой информацией с 40 % регистровых комбинаций уменьшение физического объема накопителя от

l0 % до 25 % при объеме накопителя от 30 до 200 знаков в пяти элементном коде, при семиэлементном коде - уменьшение физического объема соответственно от 5": до 28%„

864335

Составитель В. Рудаков

Редактор М. Бандура Техред А.Савка Корректор М. Оооо

Заказ 7804/74 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж - 35, i àóøñêàÿ наб д, 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Регистр // 860138

Регистр // 860137

Регистр // 855734

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх