Преобразователь двоичного кода в двоично-десятичный

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е ()881730

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61} Дополнительное н авт. свид-ву— (22) Зая влеио 15.01.80 (21) 2868039(18 — 24 с присоединением заявки М— (23) Приоритет (5l ) lVL. Кл. G 06 F 5/02

РВударстееннмй камнтет

СССР по делам изобретений н открытей

Опубликовано 15.11.81. Бюллетень Мю 42

Дата опубликования описания 15.11.81 (53) УДК 681 325 (088.8) (72) Автор изобретения

А. М. Торубаров (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО—

ДЕСЯТИЧНЫЙ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в системах сбора обработки и передачи информации с переменной разрядностью двоичного слова.

Известен преобразователь двоичного кода в

5 двоично-десятичный, содержащий блок хранения эквивалентов, формирователь веса поразрядных цифр десятичного эквивалента, генератор тактовых импульсов, распределитель, поразрядные, 1О дешифраторы и счетчики (1).

Недостаток известного преобразователя состоит в относительно низком быстродействии и в зависимости его схемы от числа разрядов входного кода.

Наиболее близким решением данной задачи по технической сущности и схемному построению является преобразователь двоичного кода в двоично-десятичный, содержащий первый, второй и третий сумматоры, первый и второй блоки коррекции (2).

Недостаток данного преобразователя состоит в большом количестве аппаратуры.

Цель изобретения — упрощение преобразователя.

Поставленная цель достигается тем, что преобразователь двоичного кода в двоично-десятичный, содержащий первый, второй и третий сумматоры, первый и второй блоки коррекции, входы которых соединены с выходами старших разрядов первого и второго сумматоров соответственно, выход переноса первого сумматора соединен с входом переноса первого блока коррекции, содержит блок хранения эквивалентов, регистр результата и генератор тактов, выходы которого соединены с тактовыми входами регистра результата и блока хранения эквивалентов, входы которого являются входами преобразователя, а выходы блока хранения эквивалентов соедине» ны с первой группой входов первого сумматора, вторая группа входов которого соединена с первой группой выходов регистра результата, вторая группа выходов которого соединена с первой группой входов третьего сумматора; первый и второй входы младшего разряда которого соединены с выходами старших раэря881730 дов соответственно первого и второго блоков коррекции, выход младшего разряда первого сумматора соединен с первым входом младшего разряда второго сумматора, выход младшего разряда которого соединен с входом младшего разряда регистра результата, входы младших разрядов которого соединены с разрядными выходами второго блока коррекции, входы старших разрядов регистра результата соединены с разрядными выходами третьего сумматора, вторая группа входов разрядов третьего сумматора, кроме младшего, соединена с входом логического нуля преобразователя вторые входы первого и четвертого разрядов второго сумматора соединены с входом логического нуля преобразователя, вторые входы второго и третьего разрядов второго сумматора соединены с выходом переноса первого сумматора, выходы младших разрядов регистра результата являются информационным выходом преобразователя.

На фиг. 1 изображена структурная схема преобразователя; на фиг. 2 — временная диаграмма работы генератора тактовых импульсов; на фиг. 3 — таблица формирования эквивалентов.

Преобразователь (фиг. 1) содержит блок 1 хранения эквивалентов, первый сумматор 2, первый блок 3 коррекции, второй сумматор 4, второй блок 5 коррекции, третий сумматор 6, регистр результата 7, генератор 8 тактов.

При поступлении сигнала начала преобразоsaws (" Пуск" ) вырабатывается импульс начальной установки (" Установка 0"), а затем первый импульс суммирования (" 2„") (фиг. 2), под действием которогона входы, первого сумматора поступают состояния разрядов D1 — 1, D2 — 1, D3 — 1, D4 — 1, которые суммируются с результатом, записанным в регистре. Результат суммирования поступает на первый блок коррекции, формирующий выходы по закону

A<=31 133(Э 921 РЭ) А

4 "4= DE Ж 2Ь 2Ь D1; АЬ=ПЬ ЭА 2ЬА

ХААЫ>Ь Da ПЬ;

ll=D4VD ГЬЧЭЩЬ D1 D3

Эти сигналы поступают на второй сумматор, где суммируются с сигналами переноса и логического "0", поступающими на соответствующие входы. С выходов второго сумматора сигналы поступают на соответствующие входы регистра и второго блока коррекции, формирующего выходные сигналы по закону

И Г Г ПЬГ Р Д 11 1,„„ „

" D1 1) З.Т)+03

"= 1 " D3V Dg. ЭЬ ТМ 1)3.

Сигналы, сформированные вторым блоком коррекции, поступают на соответствующие

10 входы регистра результата и третьего сумматора

У с выходов которого сумма переносов поступает на соответствующие входы регистра резуль.тата. С выходов регистра результата сигналы поступают на соответствующие входы третьего

15 сумматора для образования новой промежуточной суммы переносов, Задним фронтом импульса суммирования производится запись состояний выходов второго и третьего сумматоров и второго блока коррекции в регистр результата. На этом заканчивается первый такт преоб20 разования.

Следующим импульсом суммирования на входы первого сумматора подаются значения входов Dl — 2, D2 — 2, D3 — 2, D4 — 2, производит25 ся новый такт преобразования и т.д, Количество тактов суммирования равно числу входов того разряда блока хранения эквивалентов, аде их количество максимально, что определяется из таблицы (фиг. 3). Из таблицы видно, что наибольшее число -входов при десятиразрядном преобразуемом коде равно пяти (для второго разряда первой тетрады). Для шестнадцатиразрядного кода таких входов 7, а для двадцатиразрядного — 9.

По окончании тактов суммирования формиЗ5- руются импульсы суммирования переносов

i(>Ã1 ) (фиг. 2). Такт суммирования переносов

1аналогичен по действию описанному такту суммирования. Таких тактов, два. По окончании последнего такта суммирования переносов генератором тактовых импульсов вырабатывается сигнал готовности результата, говорящий о конце преобразования.

Для построения многоразрядного преобразователя необходимо соединить выходы перено45 сов Пl., П2;, П4;, П8 предыдущей тетрады со входами II„„, П2„, П4„„, П8„ последующей и использовать один генератор тактовых импульсов. . Быстродействие преобразователя по сравнению с известным устройством увеличилось в

4-5 раз, причем время преобразования определяется по формуле г (N+ц1, 55 где М вЂ” максыьное число входов из набоРа, определяемого таблицей на фиг. 3 — длительность такта.

881730

Формула изобретения

Преобразователь двоичного кода в двоичнодесятичный, содержащий первый, второй и третий сумматоры, первый и второй блоки коррекции, входы которых соединены с выходами 5 старших разрядов первого и второго сумматоров соответственно, выход переноса первого сумматора соединен с входом переноса первого блокакоррекции, отличающийся

10 тем, что, с целью упрощения преобразователя, он содержит блок хранения эквивалентов, регистр результата и генератор тактов, выходы которого соединены с тактовыми входами регистра результата и блока хранения эквивалентов, входы которого являются входами преобра . 15 эователя, а выходы блока хранения эквивалентов соединены с первой группой входов первого сумматора, вторая группа входов которого соединена с первой группой выходов регистра результата, вторая группа выходов

20 которого соединена с первой группой входов третьего сумматора, первый и второй входы младшего разряда которого соединены с выходами старших разрядов соответственно первого и второго блоков коррекции, выход младшего

Ь разряда первого сумматора соединен с первым входом младшего разряда второго сумматора, выход младшего разряда которого соечинен с входом младшего разряда регистра результата, входы младших разрядов которого соединены с разрядными выходами второго блока коррекции Входы старших разрядов регистра ре. зультата соединены с разрядными выходами третьего сумматора вторая группа входов разрядов третьего сумматора, кроме младшего, соединена с входом логического нуля преобразователя, вторые входы первого и четвертого разрядов второго: сумматора соединены с входом логического нуля преобразователя, вторые входы второго и третьего разрядов второго сумматора соединены с выходом переноса пер. вого сумматора, выходы младших разрядов регистра результата являются информационным выходом преобразователя.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР ¹ 513492, кл. Н 03 К 13/24, 1974.

2. Патент США № 3614403, кл. 235 — 155, опублик. 1971 (прототип).

$81730

ГТВ

Редактор Л. Плисак

Заказ 9972/73

Пуск

Уст. д

Составитель М. Аршавский

Техред И.Гайду Корректор М. Шароши

Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьпий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4