Цифровой логарифмический преобразователь
Союз Советскик
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
< >881741 (61) Дополнительное к авт. саид-ву
I (22) Заявлено 17.12.79 (21) 2855614/18-24 (5t)М. Кл.
G 06 F 7/556 с присоединением заявки №вЂ” (23) Приоритет
Ркударстеенный кемнтет
СССР по делам нзабретеннй н етнрытнй (53) УДК 681.3 (088.8) Опубликовано 15.11 81. Бюллетень № 42
Дата опубликования описания 15.11.81
I (71) Заявитель
Великой Октябрьской социалистической революции
{54) ЦИФРОВОЙ ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
Изобретение относится к цифровой вычис— лительной технике и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых фильтров и гибридных функциональ. ных преобразователей.
Известно устройство содержащее сдвигающий регистр, вычитающий счетчик, регистр характеристики, генератор тактовых импульсов, два триггера, схему сравнения, три схемы И и схему ИЛИ 111.
Недостатком известного устройства является низка3 точность преобразования нормалнзованньи чисел, так как оно предназначено в основном для получения двоичных логарифмов целых чисел.
Наиболее близким по технической сущности к предлагаемому является двоичное арифметическое устройство, которое содержит первый и второй регистры, входы которых под20 ключены к входной шине и к выходу сумматора, а их выходы соединены с первым входом сдвигового регистра, первым входом сумматора и входом счетчика сдвигов, выход которого подключен к регистру параметра, выход которого соединен с первыми входами двух схем И и схемы сравнения, второй вход которой соединен с выходом регистра хранения, первый ее выход подключен к первому входу третьей схемы И, второй — ко вторым входам первых двух схем И, выход одной из которых подключен ко второму входу сдвигового регистра, а выход второй схемы И соединен со входом запоминающего устройства, выход которого соединен с выходом сдвигового регистра и вторым входом сумматора, выход которого подключен к первому своему входу и к второму входу третьей схемы И, выход которой соединен с выходной шиной устройства (2) .
Однако этому способу присуще ограниченное быстродействие, которое зависит от длины преобразуемых чисел и обусловлено последовательной природой получения разрядов функции.
Цель изобретения — повышение быстродействия устройства для вычисления двоичных логарифмов нормализованных чисел.
881741
Первое слагаемое является входной величиной, помещаемой в регистр 1, и подается на первые входы разрядов сумматора 2. Второе слагаемое извлекается из запоминающего устройства 3 и поступает на другие входы сумматора 2, на выходе которого образуется результат, Поскольку функция Д (Х) является лишь частью результата, то обьем запоминающего устройства 3 оказывается примерно на порядок меньше, чем в случае чисто табличного логарифмического преобразования, и может быть определен по формуле
) 35
45 где и — длина кода аргумента, Для получения результата требуется только одна операция суммирования и выборка из запоминающего устройства 2. Время преобразования определяется этими двумя составляю50
Поставленная цель достигается тем, что в устройство, содержащее и -разрядные сумматор и регистр (и -разрядность аргумента), входы которого являются входами преобразователя, выходы регистра подключены к разрядным входам сумматора, выходы которого являются выходом преобразователя, дополнительно введено запоминающее. устройство, к адресным входам которого подключены (n — 2) выхода старших разрядов регистра, а (q — 3) информационных выхода запоминающего устройства подключены к (и — 3) входам младших разрядов сумматора.
На чертеже приведена блок-схема преобразователя.
Цифровой логарифмический преобразователь содержит регистр 1, сумматор 2, запоминающее устройство 3.
Работа преобразователя основана на кусочнолинейной аппроксимации логарифмической фУнкЦии = 80$g(14 X) где Х В $0,1)
Входной код Х содержит часть верной информации о выходной величине и может использоваться как грубое приближение исходной функции. Функцито коррекции И(Х)=30/0(1f X)-X которая изменяется в более узких пределах по сравнению с исходной функцией, записывают в корректирующее запоминающее устройство и используют для уточнения результата преобразования. Таким образом, логарифмическая
Зо .функция вычисляется на сегменте Х Е (0,1) в соответствии с формулой
3 = BOER (1+Х) Х 0 (Х) . шими, зависит только от типов используемых элементов и не зависит от разрядности аргумента. В то же. время быстродействие известного устройства оказывается намного хуже, так как на каждом шаге необходимо выполнять операции выборки иэ запоминающего устройства, сравнения, сдвига и суммирования, число шагов равно числу разрядов кода аргумента. Кроме того, для получения окончательного результата необходимо осуществлять масштабирование, что требует выполнения операции умножения.
Предлагаемый логарифмический преобразователь позволяет достичь почти предельного быстродействия, сравнимого с быстродействием табличного метода при умеренных аппаратурных затратах. Наиболее экономичным является его использование для преобразования 8 — 12-разрядных чисел, что позволяет использовать его при цифровой фильтрации, адаптивной дискретизации, цифровой обработке сигналов в реальном времени и многих других приложениях.
Формула из обретения
Цифровой логарифмический преобразователь, содержащий и -разрядные сумматор и регистр, (и -разрядность аргумента), входы которого являются входами преобразователя, выходы регистра подключены к разрядным входам сумматора, выходы которого являются выходом преобразователя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введено запоминающее устройство, к адресным входам которого подключены выходы (и — 2) старших разрядов регистра, а (г — 3) информационных выхода запоминающего устройства подключены к (p — 3) входам младших разрядов сумматора.
Источники информации, принятые во внимание при экспертизе
1. Немытов Б. В., Оранский А. М. Цифровой функциональный вычислитель с коррекцией результата. Сб. "Теория и применение математических машин". Под ред. А. М. Оранского и Н. И. Поснова. Минск, Иэд-во БГУ им. В. И. Ленина, 1972, с. 169.
2. Патент США Р 3.631.230, кл. 235 — 172, опублик. 1971 (прототип) .
881741
Составитель А. Зорин
Техред. M Гопника Корректор М. Пожо
Редактор Н. Ромжа
Заказ 9972/73
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
Тираж 748 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж вЂ” 35, Рауцаская наб., a. 4/5
