Счетчик импульсов

 

ОП ИСАНИЕ < 884151

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. санд-ву— (5l )M. Кл. (22) Заявлено 28.03.80 (2! ) 2899792/18-21

Н 03 К 23/00 с присоединением заявки М

3Ьеударатеаины!! каюитет

СССР аа далек иэюбретеиий н вткрнтий (23) Приоритет

ОпУбликовано 23.11.81. Бюллетень Рт1 43

Дата опубликования описания 23.11.81 (5З) УДK б21.374. .32 (088.8) (72) Автор изобретения

В. Л. Баранов

Ордена Ленина институт кибернетики АН Украинской CCP (7!) Заявитель (54) СЧЕТЧИК ИМПУЛЬСОВ

Изобретение относится к автоматике и вычис лительной технике и может быть использовано в различных областях техники и промышленности для десятичного счета входной последовательности импульсов.

Известен счетчик импульсов, содержащий регистр сдвига, входной триггер, два триггера коррекции, три элемента И и. элемент ИЛИ ft).

Недостаток этого счетчика импульсов заклточается в относительной сложности его реализации.

Известен также счетчик импульсов, содержащий элемент совпадения, триггер и регистр, который содержит разряды, каждый из которых содержит элемент И и ИЛИ, первый вход элемента ИЛИ каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединены соответственно с шиной установки и вькодом данного разряда, который ооединен с входом предыдущего разряда, вход сброса триггера соединен с первым в ыходом регистра, а пепвый и второй входы счетчика импульсов соединены соответственно с входом установки триггера н первым входом элемента совпадения, выход которого соединен с первым входом регистра (2).

Недостатком этого счетчика импульсов является его относительно большая сложность.

Цель изобретения — упрощение счетчика импульсов.

Цель достигается тем, что в счетчике импульсов, содержащем элемент совпадения, триггер н регистр, который содержит разряды, каждый из которых содержит элементы И н ИЛИ, первый вход элемента ИЛИ, каждого разряда соединен с входом этого разряда, выход элемен- та ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход. и выход элемента И каждого разряда соединены соответственно с шиной установки и выходом данного разряда, который соединен с входом предыдущего разряда, вход сброса триггера соединен с первым выходом регистра, а первый н второй входы счетчика импульсов соединены соответственно с входом установки

88 трйггера и первым входом элемента совпадения,, выход которого соединен с первым входом ре-" гистра, второй вход элемента совладения соеди4151 4

В исходном состоянии регистр 3 сдвига устанавливается в нулевое состояние сигналом логического нуля, который подается по шине 7 нен с вторым выходом регистра, третий выход которого соединен с вторым входом регистра, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера, первый, второй и третий выходы регистра соединены соответственно с выходом элемента И второго разряда, выходом элемента

ИЛИ третьего разряда и выходом элемента И первого разряда, первый вход регистра сдвига соединен с вторыми входами элементов ИЛИ первого и второго разрядов, второй, третий и четвертый входы регистра соединены соответственно с входом элемента ИЛИ последнего разряда, третьим входом элемента ИЛИ первого разряда и третьим входом элемента И первого разряда.

На чертеже показана структурная схема счетчика импульсов.

Счетчик импульсов содержит элемент 1 совпадения, триггер 2, и регистр 3, который содержит разряды 4, каждый из которых содержит. элементы 5 И и 6 ИЛИ, первый вход эле- мента 6 ИЛИ каждого разряда соединен с входом этого разряда 4, выход элемента 6 ИЛИ каждого разряда соединен с первым входом элемента 5 И того же разряда, второй вход и выход элемента 5 И каждого разряда соединены соответственно с шиной 7 установки и выходом данного разряда 4, который соединен с входом предыдущего разряда, вход сброса триггера 2 соединен с первым выходом регистра 3, а первый 8 и второй 9 входы счетчика импульсов. соединены соответственно с входом установки триггера 2 и первым входом элемента 1 совпадения, выход которого соединен с первым входом регистра 3, второй вход элемента 1 совпадения соединен с вторым выходом регистра 3, третий выход которого соединен с вторым входом регистра 3, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера 2, первый, второй и третий выходы которого соединены соответственно с выходом элемента 5

И второго разряда, выходом элемента 6 ИЛИ третьего разряда и выходом элемента 5 И первого разряда, первый вход регистра 3 сдвига соединен с вторыми входами элементов 6 ИЛИ первого и второго разрядов, второй, третий и четвертый входы регистра 3 соединены соответственно с входом элемента 6 ИЛИ последнего разряда, третьим входом элемента 6 ИЛИ первого разряда и третьим входом. элемента 5

И первого разряда.

Счетчик импульсов работает следующим образом.

2S

При этом закрываются все элементы 5 И всех разрядов 4 регистра 3 сдвига. Триггер 2 сбрасывается в нулевое состояние сигналом логического нуля, который действует на выходе элемента 5 И второго разряда регистра 3 сдвига.

Элемент 1 совпадения закрыт сигналом логического нуля, который действует на выходе элемента 6 ИЛИ третьего разряда регистра сдвига 3. В режиме десятичного счета. на вход 9 подается последовательность импульсов частоты

f(4, где f — частота тактовых импульсов, с которой осуществляется сдвиг информации в. регистре 3 путем питания элементов 6 ИЛИ 5 И тактовыми импульсами.

На вход 8 поступает входная последовательность импульсов. Первый входной импульс инверсной полярности устанавливает триггер 2 в единичное состояние, в котором на его прямом выходе устанавливается сигнал логической единицы, поступающий также на выход элемента 6 ИЛИ первого разряда регистра сдвига 3. После окончания действия первого входного импульса триггер 2 возвращается в нулевое состояние нулевым сигналом с выхода ,элемента 5 И второго разряда регистра 7.

Возврат триггера 2 в нулевое состояние приводит к формированию на его инверсном выходе сигнала логической единицы, который открывает элемент 5 И первого разряда регистра сдвига 3, на первый вход которого в это время сдвигается с выхода элемента 6 ИЛИ первого разряда регистра 3 сдвига сигнал логической единицы предыдущего состояния триггера 2. Таким образом, на выходе элемента 5

И первого разряда регистра 3 сдвига формируется сигнал логической единицы, который сдвигается с выхода регистра 3 íà его вход. Спустя (й — 1) такт, где М количество разрядов регистра 3 сдвига, на выходе элемента 5 И второго разряда регистра сдвига 3 будет действовать сигнал логической единицы. В это время второй входной импульс, действующий на входе 8, устанавливает триггер 2 в единичное состояние, в котором на его инверсном выходе устанавливается сигнал логического нуля, закрывающий элемент 5 И первого разряда регистра 3 сдвига.

Следовательно, при единичном состоянии триггера 2 с выхода регистра 3 на его вход сдвигаются сигналы логического нуля до тех пор, пока триггер 2 не вернется в нулевое состояние, в которое его возвращает первый, начиная с младшего разряда, сигнал логического нуля, сдвигаемый с выхода элемента 5 И второго разряда регистра 3 сдвига. В данном случае триггер 2 будет находиться в единичном

884151

0000

0001

0010

0011

0100

0101

0110

01ll

1110

5 состоянии до сдвига с выхода элемента 5 И второго разряда:регистра 3 сдвига сигнала логического нуля во втором разряде младшей тетрады 0001. Сброс триггера 2 в нулевое состояние сигналом логического нуля с выхода элемента 5 И второго разряда регистра 3 сдвига приведет к формированию на выходе элемента 5 И первого разряда регистра 3 сдвига сигнала логической единицы, так как элемент 6

ИЛИ первого разряда запоминает сигнал логической единицы предыдущего состояния триггера 2, а элемент 5 И первого разряда. регистра 3 сдвига открывается сигналом инверсного выхода текущего состояния триггера 2.

После сдвига сигнала логической единицы с выхода элемента 5 И первого разряда регистра 3 сдвига íà его вход, триггер 2 находится в нулевом состоянии, и остальные разряды кода предыдущего состояния регистра 3 сдвига переписываются без изменения.

Таким образом, после второго входного им,пульса, действующего на входе 8, состояние младшей тетрады изменится с кода 0001 на код 0010. Дальнейшие вычисления в младшей тетраде выполняются аналогично в виде двоичного счета до формирования кода 1000 (восемь), который при сдвиге его из старших разрядов регистра сдвига 3 в младшие, преобразуется в код 1110 следующим образом.

Таким образом, осуществляется переход счета из первой тетрады во вторую, вычисления

В ко?орой осущетсвляются аналогично.

В результате gocRTH%8ol o счета входной Ilo5 следовательиости импульсов в регистре сдвига формируется двоичио-десятичный код, коду каждой тетради которого оосответствует десятичное число cormcao таблице, .

IO Десятичное число Двоичный код тетрады

В момент сдвига с выхода элемента б ИЛИ третьего разряда регистра 3 сдвига сигнала логической единицы четвертого разряда кода

1000 произойдет совпадение этого сигнала с импульсом управления, действующим непрерывно с частотой f/4 на входе 9. Это приводит к формированию на выходе элемента совпадения 1 сигнала логической единицы, который сдвигается в элементы 6 ИЛИ второго и первого разрядов регистра 2 сдвига, изменяя этим нулевые состояния в третьем и втором разрядах тетрады 1000 на единичные.

Девятый входной импульс изменяет состояние в младшей тетраде с кода 1110 (восемь) на код 11! 1 (девять) таким же образом.

Десятый входной импульс устанавливается триггер 2 в единичное состояние, в котором он остается до сдвига с выхода элемента 5 И второго разряда регистра 3 сдвига кода второй тетрады, так как в коде 1111 младшей тетрады не содержится нн одного нулевого кода. В это время элемент 5 И первого разряда регистра 3 сдвига закрыт сигналом инверсного выхода триггера 2 и с выхода регистра 3 на его вход в младшей тетраде сдвигаются сигналы логического нуля, что приводит к изменению кода 1111 на код начального состояния

0000..

Следует отметить, что.данный счетчик импульсов может функционировать как в режиме десятичного счета, так и в режиме двоичного

j5

Перевод счетчика импульсов в режим двоичного счета осуществляется подачей на вход 9 сигнала логического нуля, который закрывает элемент совпадения 1.

Технико-экономические преимущества данно-. го счетчика импульсов заключаются в упрощении устройства. По сравнению с известным из. состава устройства исключены два трипера, элемент И и элемент ИЛИ и, кроме того, данный летчик обеспечивает расширение функциональных возможностей.

Формула изобретения

Счетчик импульсов, содержащий элемент совпадения, трипер и регистр, который содержит разряды, каждый из которых содержит ;элементы И и ИЛИ, первый вход элемента ИЛИ каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединены соответственно с ши8841

Составитель О. Скворцов

Редактор Л. Гратилло Техред И.Асталош Корректор Н. Стец.

Заказ 10256/86 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 ной установки и выходом данного разряда, который соединен с входом предыдущего разряда, вход сброса триггера соединен. с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом элемента совпадения, выход которого соединен с первым входом регистра, о т л и.ч а ю щ и йс я тем, что, с целью упрощения, второй вход элемента совпадения соединен с вторым выходом регистра, третий выход которого соединен с вторым входом регистра, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера, первый, второй и третий выходы регистра соединены соответственно с выходом элемента И

51 8 второго разряда, выходом элемента ИЛИ третьего разряда и выходом элемента И первого разряда, первый вход регистра сдвига соединен с вторыми входами элементов ИЛИ первого и второго разрядоь, второй, третий и четвертый входы регистра соединены соответственно с входом элемента ИЛИ последнего разряда, третьим входом элемента ИЛИ первого раз- . ряда и третьим входом элемента И первого разряда.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 538492, кл. Н 03 К 23/00, 1968.

2. Авторское свидетельство СССР по заявке

N 2729230/18-21, кл. Н 03 К 23/00, 1979..