Цифровой фазовый детектор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социаннстических

Республик (nI886234 (61) Дополнительное к ввт. свид-ву (22) Заявлено 0712.79 (21) 2847984/18-21 с присоединением заявки Но (23) Приоритет

Опубликовано 301181 6 оллетеиь М44

Дата опубликования описания 30. 11. 8 1 (я)м. к„.

Н 03 К 13/02 (53) УДК 621. 317.77 (088.8) Государственный комитет

СССР по делам изобретений и открытий (72) Авторы изобретения

В.И.Соколов, Ш.К.Валиев, В.Н.Коваленко и С.А.Щиголев

Уральский электромеханический институт инженеров железнодорожного транспорта (11) Заявитель (54) ЦИФРОВОЙ ФАЗОВЫЙ QETEKTOP

Изобретение отйосится к испульсной технике и может быть использовано в системах передачи информации с фазовой манипуляцией.

Известен фазовый дискриминатор, содержащий фазовый раэличитель| на входы которого поданы диакриминируемый и .опорный сигналы, триггер блокировки, логические элементы, форми-. рователь сигнала рассогласования (11.

Однако функциональные воэможности его ограничены.

Наиболее близким по технической сущности к предлагаемому является цифровой фазовый детектор, содержащий преобразователь фазы во временной интервал, генератор, реверсивный счетчик (2).

Однако известный детектор не обеспечивает расшифровку фазоманипулированных сигналов ввиду отсутствия непрерывности измерения.

Цель:. изобретения - расширение функциональных возможностей устройства.

Для достижения поставленной цели цифровой фазовый детектор, содержащий преобразователь разности фаз во временной интервал, генератор, соединенный со счетчиком, элементы

И, снабжен триггерами задержки, информационные входы которых соединены с выходом переполнения счетчика и первым входом элемента И, причем .

I вход. синхронизации одного из них соединен с выходом преобразователя разности фаз во временной интервал и входом введенного формирователя сброса непосредственно, а вход синхронйэации другого — через первый инвертор, при этом выход формирователя сброса через введенную линию задерж ки соединен с входом сброса счетчика и входом установки нуля триггера расстройки, а через второй инвертор:. соедииен с третьим входом элемента

И, второй вход которого соединен с выходом триггера расстройки, вход установки единицы которого через де

20 шифратор подключен к информационным выходам счетчика.

На фиг.1 представлена структурная схема цифрового фазового .детектора на фиг.2 — временные диаграммы, поясняющие работу детектора.

Устройство содержит преобразователь 1 разности фаз во временной,интервал, выход которого соединен,.с входом синхронизации первого трйгге- ра 2 задержки непосредственно, 4ереэ

886234

И

d0 первый инвертор 3 — с входом синхронизации второго триггера 4 задержки и непосредственно с входом формирователя 5 сброса, подключенного своим выходом к линии. б задержки и к второму инвертору 7; генератор 8, выход которого подключен к счетчику 9, информационные выходы которого подключены к дешифратору 10, а выход переполнения - к управляющим входам триггеров 2 и 4 и к первому входу элемента И 12; триггер 11 расстрой- ки, входы установки нуля и единицы которого подключены к выходам линии б задержки и дешифратора 10 соответственно; второй и третий входы элемента И 12 соединены с выходами триггеров 11 и 7 соответСтвенно.

При поступлении импульса переменного тока, фаза которого близка к фазе колебаний опорного генератора, на выходе преобразователя 1 образуют ся нулевые импульсы, длительность которых t! ñ 0,25Т (фиг.2а). Под действием каждого перепада напряжения, возникающего на выходе преобразователя 1, формирователь 5 формирует короткий импульс сброса. !!осле очередного сброса (например, в момент времени t) счетчик 9 начинает заполняться импульсами высокой частоты, поступающими из генератора 8. Емкость счетчика и,частоты следования импульсов генератора 8 выбраны таким образом, что при t < 0,25Т счетчик,.

9 не заполняется, и на его выходе переполнения удерживается единичный потенциал. В момент времени tg на входе синхронизации триггера 2 воз,никает перепад О/1, что приводит к записи 1 в этом триггере. После этого происходит сброс, и он начинает опять заполняться. К моменту времени tg счетчик 9 заполнится и на его выходе переполнения установится нулевой потенциал. В момент t> возникает перепад О/1 на входе синхронизации триггера 4, благодаря чему этот триггер остается в нулевом положении, В момент t4 подтверждается единичное состояние, s котором он находится до окончания импульса переменного тока (кодового импульса).

После окончания кодового импульса, начиная с момента tg счетчик 9 все время переполняется, ввиду чего в момент te триггер 2 приходит в нулевое.состояние. !

Аналогичным образом при поступлений импульса переменного тока, фаза которого противоположна фазе опорных колебаний, срабатывает триггер 4 (фиг.2б).

Если в процессе приема кодового импульса расхождение фаз опорного и сигнального колебаний превосходит заранее установленную норму, то на выходе эдемента И 12 возникает сигнал рассогласования. Происходит это следующим образом. Число, записанное в счетчик 9, зависит от степени.расхождения фаз. Максимально допустимому расхождению фаз соответствует определенное число, на которое настроен дешифратор. Следовательно, если расстройка превосходит это значение, то на выходе дешифратора 10 возникает короткий импульс, отчего в григгере 11 записывается единица. В момент появления импульса сброса (например, момент tj, фиг.2Щ единичный импульс поступает с выхода инвертора

7 на один из выходов элемента И 12, на другие входы поступают также еди- ничные потенциалы с выхода переполнения счетчика 9 и прямого выхода триггера 11, что приводит к появлению импульса на выходе элемента И 12.

Этот импульс используется для подстройки частоты опорного генератора.

Предлагаемый цифровой фазовый детектор обеспечивает воэможность применения его в системах фазовой манипуляции и вырабач ывает сигнал рассогласования для подстройки частоты опорного генератора.

Формула изобретения цифровой фазовый детектор, содержащий преобразователь разности фаз во временной интервал, генератор, соединенный со счетчиком, элементы И, отличающийся тем, что, с целью расширения функциональных возможностей, он снабжен триггерами задержки, информационные входы которых соединены с выходом переполнения счетчика и первым входом элемента И, причем вход синхронизации одного иэ них соединен с выходом преобразователя разности фаз во временной интервал и входом введенного формирователя сброса непосредственно, а вход синхронизации другого - через первый инвертор, при этом выход формирователя сброса через введенную линию задержки соединен с входом сброса счетчиков и входом установки нуля триггера расстройки, а через второй инвертор соединен с третьим входом элемента И, второй вход которого соединен с выходом триггера расстройки, вход установки единицы которого через дешифратор подключен к информационным выходам счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 632013, кл. Н 03 В 13/02 1978.

2. Авторское свидетельство СССР

9 4&1129, кл. Н 03 К 13/02, 1976.

886234! 1 дых

Выхд

Box сив

Ямк1 дихт бы 2

Нью4 фиг.2

Составитель В.Еремеев

Техред А. Ач Корректор В. Бутяга

Редактор В.Нетраш

Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10559/77

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4