Аналого-цифровой преобразователь с самоконтролем

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ИТЮЛЬСТВУ

Союз Советскик

Социалистических

Республик

{u}886236 (61) Дополнительное к авт. свид-ву В 809554 (22) Заявлено 1G0180 (21) 28бб464/18-21 (53)М Кл

Н 0З К 1З/17 с присоединением заявки Йо

Государственный комитет

СССР но делам изобретений и открытий (23)Приоритет

Опубликовано 3(11131. Бюллетень И2 44

Дата опубликования описания 30. 11. 81

РЗ)УДК б81.З25 (088.8) P2) Автор. изобретения М.Н. Селуянов (71) Заявитель (54 ) АНАЛО1 О-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

С САМОКОНТРОЛЕМ

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах, устройствах автоматизированного контроля и управления..

По основному .авт. св. в 809554 известен аналого-цифровой преобразо ватель с самоконтролем, содержащий два блока сравнения, первые входы которых соединены с шиной измеряемого напряжения, вторые входы — соответственно с выходами двух m-разряд" ных резистивных матриц R-2R с подключенными к ним двухпоэиционными ключами, управляющие входы которых соединены с выходами регистра, имею щего элементы переноса, сложения и

:вычитания единицы, (m+1)-ый резистор

2R первой резистивной матрицы R-2R подключен к выходу первого ключа, управляющий вход которого соединен с единичным выходом триггера, (а+1)-ый резистор 2R второй резистивной матрицы R-2R подключен к выходам второго и третьего ключей, . сигнальные входы которых соответственно соединены .с источниками положительной и отрицательной полярности, управляющие входы — соответственно с единичным и нулевым выходами триггера знака, выход первого блока сравнения соединен с первым входом элемента ИЛИ и через дешифратор - с выходами установки 0 триггеров . регистра,.генератор импульсов, подключенный через распределитель тактов ко входу регистра, нулевому входу триггера и входам триггера зна-ъ ка, выходы которого соединены с управляющими входами четвертого и пятого ключей, через которые источники эталонного напряжения положительной и отрицательной полярности подключены к аналоговым входам двухпозицион1$ ных ключей и входу первого ключа, выход второго блока сравнения соединен со вторым входом элемента ИЛИ, выход

1 которого соединен с первым входом

:первого элемента И, выход которого

20 подключен ко входу логического блока fl) .

В известном устройстве отсутствует коррекция динамических погрешностей, что приводит к потере достоверности контроля и малому быстродействию.

Цель изобретения — уменьшение динамических погрешностей, повышение достоверности контроля и быстродей 4ЗО ствия.

886236

Цель достигается тем, что в аналого-цифровой преобразователь с самоконтролем введены дополнительные элементы И, ИЛИ и элемент задержки, вход которого соединен с выходом основного элемента задержки, первым входом дополнительного элемента ИЛИ и первыми входами дополнительных элементов И, вторые входы которых подключены соответственно к выходам первого и второго блоков сравнения, а выходы соединены соответственно со входами сложения и вычитания единицы регистра, выход дополнительного элемента ИЛИ соединен со вторым входом элемента И, а выход логического блока подключен к шине считывания кода регистра.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит блоки 1 и 2 сравнения, m-разрядную резистивную матрицы R-2R 3 и 4, генератор 5 им-, пульсов, распределитель 6 тактов, регистр 7, триггер 8, двухпозиционные переключатели 9 и 10, ключи ll15, триггер 16 знака, дешифратор 17, элементы ИЛИ 18 и 19, элементы И 2022, элементы 23 и 24 задержки, логический блок 25, источник 26 эталонного напряжения положительной полярности, источник 27 эталонного напряжения отрицательной полярности.

Предлагаемое устройство работает следующим образом, Весь цикл преобразования происходит за и тактов (где и минус 1 — число рабочих тактов, а n - контрольный такт).

Работа АЦП без самоконтроля происходит следующим образом. По сигналу Установка 0, распределитель 6 тактов устанавливает блоки 7 и 8 в исходное состояние. При этом двухпоР зиционные переключатели 9 и 10 подключены к корпусной шине, к напряжение на втором входе блока 1 сравнения равно нулю. При поступлении на первый вход блока,l сравнения знакопеременного напряжения производится выбор знака и триггер знака 16 устанавливается, например, в нулевое ,состояние. В этом случае напряжение от источника 26 через ключ 14 поступает на переключатели 9 и 10. Рас" пределитель 6 тактов переводит триггер. старшего разряда регистра 7 в единичное состояние, и на втором входе блока 1 сравнения. Появляется натяжение 0,5U т . Если измеряемое эт напряжение больше компенсирующего напряжения, то на выходе дешифратора 17 импульс не появляется, к триггер старшего разряда остается в единичном состоянии. Если измеряемое напряжение меньше компенсирующего напряжения, то на выходе дешифратора 17 появляется импульс, который возвращает триггер старшего разряда

Ю

ЗО

4з

65 в нулевое состояние.. В результате за и-1 тактов производится определение всех разрядов АЦП.

При самоконтроле на и-ом такте триггер 8 устанавливается в единичное состояние, происходит срабатывание ключа 9 и источник 26 оказывается подключенным к (m+1)-му резистору 2R матрицы 4 (при преобразовании напряжений положительной полярности). При этом на выходе матри;, цы 4 формируется напряжение 0 +0,„„

Это напряжение поступает на вход блока 1 (m+1)-ый резистор 2R матрицы 3 через ключ 13 оказывается подключенным к источнику 27. При этом на выхо-. де матрицы 3 формируется напряжение

U „.-U . Производится проверка созт млр отношенйй между изменяемым 0к ц и компенсирующим напряжениями 0 =0 +

+ U „ . Если оказывается, что

I 0к )> U +О ), то импульс с выхода блока 1 сравнения через элемент И 21; опрашиваемого элементом задержки 23, производит увеличение кода в регистре 7 на единицу в млад- шем разряде. Если оказывается, что

l 0кэм I + 09% 0Mh, то импульс с выхода блока 2 сравнения через элемент И 20, опрашиваемый элементом задержки 23, производит уменьшение кода в регистре 7 на единицу в младшем разряде. Производится анализ возможности считывания кода кз регистра 7. Если на выходе элемента

ИЛИ 18 имеется импульс, то в момент времени, определяемый задержкой элемента 24 залержки, на выходе элемента И 22 появляется импульс, который, заступив в логический блок 25, формирует сигнал запрета на считывание кода иэ регистра 7.

При 0»+Uw l "иъа г!0эт Ом р элементы И 20 и 21 оказываются закрытыми и изменение кода в регистре не производится. В этом случае на выходе элемента ИЛИ 18 не появляется импульс в момент времени, определяемый задержкой элемента 23 задержки, логический блок 25 формирует сигнал разрешения на считывание кода из регистра 7.

В случаях, когда осуществляется коррекция динамических погрешностей, то после ее проведения производится дополнительный контроль работы АЦП с целью повышения достоверности выдаваемой информации с регистра 7 в устройства сопряжения. Если ! U„ т !,+0„, . . „,„), (,,—

-U ää I то элемент И 22 в момент времени, определяемый задержкой элемента 24 задержки, выдает сигнал в логический блок 25, который формирует сигнал запрета на считывание кода из регистра 7 . Если после проведения коррекции ) 09 +0мьр1 l 0ИЬм!Ъ / Ъг

-U, то элемент И 22 в момент времени, определяемый задержкой элемента

886236

24 задержки, выдает сигнал в логический блок 25, который формирует сигнал разрешения на считывание кода из регистра 7.

Прн установке триггера знака 16 в единичное состояние (при контроле напряжений отрицательной полярности) самоконтроль АЦП производится анало-, гично выаеописанному.

Формула изобретения

Аналого-цифровой преобразователь с самоконтролем по авт:; св. 9 809554, !5 о т л и ч а ю ш и и с я тем, что, с целью уменьшения динамических погрешностей, повышения достоверности контроля и быстродействия, в него введены дополнительные элементы И, ИЛИ и элемент задержки, вход которого соеди нен с выходом основного элемента за- . держки, первым входом дополнительно го элемента ИЛИ и первыми входами дополнительных элементов И, вторые входы которых подключены соответственно к выходам первого и второго блоков сравнения, а выходы соединены, соответственно, со входами сложения и вычитания единицы регистра, выход дополнительного элемента ИЛИ соединен со ;вторым входом элемента

И, а выход логического блока подключен к шине считывания кода регистра.

Источники информации, принятые во внимание при экспертиэв

1. Авторское свидетельство СССР

9 809554, кл. H 03 К 13/17,1979 (прототип).

886236 .

Тираж 991 Подписное

ВЯИИПИ Государственного комитета .СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10559/77 филиал;:..-, ППП Патент, r. ужгорсд, ул. ПРоектная, 4

Составитель В,Махнанов

Редактор Л.Пчелинская Техред A S+<»e4 Корректор В.Бутяга