Делитель частоты следования импульсов

 

О П И С А Н И Е (86248

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социапнстическик

Республик (61) Дополнительное к авт. свид-ву % 818022 (22) Заявлено 28.03.80.(21) 2899787/18-21 (51) M. Кд.

3 с присоединением заявки №

Н 03 К 23/02

3Ъоударотванный комитет

СССР (23) Приоритет

Опубликовано 30. 11.81. Бюллетень ¹44 во делам изобретении и открытий (53) У@К 621.374. .44 (088.8)

Дата опубликования описания 30 11 83

В. Ф. Мочалов В. Л, Лысенко и V. Я. Колесников

I (72) Авторы изобретения (71) Заявитель (54-) QEJIHTEËÜ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к автоматике и вычислительной технике и может быть . использовано в устройствах, . -где необходимо деление частоты импульсов на

15 ина 75.

По основному авт. св. 34 818022 известно устройство, содержащее четыре разряда, каждый из которых включает в себя элемент И-НЕ, триггер памяти и коммутационный триггер, вход которого подключен ко входной шине, причем в каждом из первых трех разрядов единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен с первым входом элемента И НЕ, а нулевой выход - с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдущих разрядов и со вторым входом элемента И-НЕ предыдущего разряда, выход элемента .

И-НЕ первого разряда соединен с нулевым входом коммутационного триггера

2 второго разряда, выход элемента И-НЕ

:второго разряда соединен с единичным и нулевым входами коммутационного ър пгера третьего разряда, выход элемента

И-НЕ третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход

; которого соединен с единичным входом триггера памяти этого же разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдуших разрядов и вторым входом элемента -HE третьего разряда, нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами триггеров !

5 памяти и коммутационных триггеров пре- дыдуших разрядов, первый и второй входы элемента И-НЕ четвертого разряда соединены с нулевыми выходами триггера памяти и коммутационного триггера

20 данного разряда, нулевые входы комму-. тационного триггера четвертого разряда соединены с выходами элементов И-НЕ третьего и. четвертого разрядов, еди886248

1О

26

ЗО

4О

55 ничный вход — с нулевым входом коммутационного триггера третьего разряда, и с выходом элемента И-НЕ первого раж. ряда, а единичный выход - с четвертым входом элемента И-НЕ первого разряда, при этом нулевые выходы коммутационных триггеров третьего и четвертого разрядов соединены с третьими входами элементов И-НЕ соответственно первого и третьего разрядов(11

Недостаток известного устройстваограниченные функциональные возможности, не позволяющие осуществлять де ление частоты следования импульсов на

7 5в

Цель изобретения — расширение функциональных возможностей, за счет получения коэффициента деления, равного 7,5.

Эта цель достигается тем, что s делитель частоты следования импульсов, содержащий четыре разряда, каждый из которых включает в себя элемент И-НЕ, триггер памяти и коммутационный триггер, вход которого подключен ко входной шине, причем в каждом из первьттс трех разрядов единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен с первым входом элемента И-НЕ, а нулевой выход - c единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров памяти предыдуших .разрядов и со вторым входом элемента

И-НЕ предыдущего разряда, выход элемента И-НЕ первого разряда соединен с нулевым входом коммутационного триггера второго разттяда, выход элемента И-НЕ второго разряда соединен с единичным и нулевым входами коммутационного тригге ра; третьего разряда, выход элемента

И-НЕ третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход которого соединен с единичным входом трит гера памяти этого же разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдущих разрядов и вторым входом элемента И-НЕ третьего разряда, нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами триггеров памяти и коммутационных триггеров предыдущих разрядов, а первый и второй входы weмента -HE четвертого разряда соедине ны с нулевыми выходами триггера памяти и коммутационного триггера данного разряда, нулевые входы коммутационного триггера четвертого разряда соединены

Ф, с выходами элементов И-НЕ третьего и четвертого разрядов, единичный входс нулевым входом коммутационного тритгера третьего разряда, и с выходом элемента И-НЕ первого разряда, а единичный выход — c четвертым входом элемента И-НЕ первого разряда, при этом нулевые выходы коммутационных триггеров третьего и четвертого разрядов соединены с третьими входами элементов И-НЕ соответственно первого и третьего разрядов, введены дополнительные элементы

И-НЕ, первый, второй и третий входы первого из которых соединены соответственно с вьасодом элемента И-HE первого разряда и с единичным выходом триггера памяти третьего разряда, а вью.од - с первым входом второго дополнительного элемента И-НЕ, второй вход которого соединен с нулевым выходом коммутационного триггера четвертого разряда ..

На чертеже представлена структурная схема устройства.

Устройство содержит входную шину 1, четыре счетных разряда, каждый иэ которых содержит элемент И-НЕ 2- 5, коммутационный триггер и триггер памяти.

Коммутационные триггеры выполнены на элементах И-НЕ 6 — 13, а триггеры памяти выполнены на элементах И-НЕ

14-21. Входной сигнал поступает на входную шину 1.

Принцип работы делителя заключается в следующем.

В исходном состоянии все триггеры памяти находятся в нулевом состоянии, а выходной сигнал, поступающий по шине 1, отсутствует и равен логическому нулю. В этом случае на выходах элементов -HE 2-5, 15, 17, 19, 21 сигнал равен логическому "0", а на выходах остальных элементов И-HE -. логической "1". Поэтому с приходом первого счетного импульса на шину 1 срабатывает только элемент 12, устанавливая триггер памяти первого разряда в состояние логической единицы. В паузе после первого счетного импульса на выходе элемента И-НЕ 5 появляется логическая единица с приходом второго счетного им« пульса срабатывает элемент И-НЕ 10, устанавливая триггер памяти второго раз ряда s состояние логической единицы, а триггер памяти первого разряда - в состояние логического нуля, Наличие свя-. зи с выхода элемента -HE 10 на входы элементов И-НЕ 5 12 препятству886248

5 ет неправильной работе делителя 6, с приходом третьего счетного импульса снова срабатывает элемент И HE 12 и триггер памяти первого разряда устанавливается в состояние логической единицы и т.д. Прн этом наблюдается следующая последовательность состояний триг. геров памяти делителя:

0.0000; 1 ° 0001, 2.0010, 3.0011, 4.0100, 5.0101, 6.0110, 7.0111, 8.1000, 9.1001, 10.1010, 11.1011, 12.1100, 13.1101, 14.11 10, 15.0000.

Видно, что в паузе после седьмого счетного импульса на выходах элементов

И-НЕ 3, 5, 17 будут сигналы, равные логической единице. Поэтому на выходе элемента И-НЕ 23 также будет сигнал, равный логической единице. Восьмой счетный импульс вызывает срабатывание элемента 7, в результате чего триггеры памяти установятся в состояние 1000, г на выходе элемента 23 прекратится: формирование положительного нмяульса, С пруходом пятнадцатого счетного импульса срабатывает элемент И-НЕ 6, устанавливая трктера памяти в состояние логического нуля и логическую единицу,на выходе элемента И-НЕ 23. В паузе после пятнадцатого импульса схема установится в исходное состояние. Та. ким образом, на пятнадцать счетных импульсов на выходе элемента И-НЕ 23 появляется два импульса, т. е. осуществляется деление на 7,5. При этом коэффициент деления 15 может быть получен, например, с выходов элементов И-НЕ б, 15.

Введение двух дополнительных элементов И-HE обеспечивает расширение функЬ циональных возможностей известного делителя частоты следования импульсов на

15, позволяя одновременно осуществлять деление частоты следования импульсог .на 7,5.

1Ф

Формула изобретеныя

Делитель частоты следования импуль1Ь сов по авт. св. No. 818022, о т л и ч а ю ш и и с я тем, что, с целью расширения функциональных возможностей, за счет получения коэффициента деления, равного 7,5, в него введены сравни

211 тельные элементы И-НЕ, второй н третий входы первого нз которых соединены соответственно с выходом элемента

И-НЕ первого разряда, с выходом элемента И-НЕ третьего разряда и с едн2Ь ннчным выходом триггера памяти третьего разряда, а выход — с первым входом второго дополнительного элемента

И-НЕ, второй вход которого соединен с нулевым выходом коммутационного триггера четвертого разряда, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

ЬЬ

Ь 818022, 25.03, тэ..

ВНИИПИ Заказ 10570/83 Тираж 991

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4