Индексное устройство процессора быстрого преобразования фурье

 

(54) ИНДЕКСНОЕ УСТРОЙСТВО ПРОБЕССОРА БЫСТРОГО

ПРЕОБРАЗОВАНИЯ ФУРЬЕ!

Изобретение относится к вычислитель ной технике и может быть использовано в области цифровой обработки сигналов.

Известно устройство, реализующее . быстрое преобразование Фурье (1), содержащее блок формирования адреса, включающий счетчик адреса, дешифратор адреса и делитель частоты.

Недостатком данного устройства является поочередное формирование каждого адреса, что увеличивает общее время пре10 образования и снижает быстродействие . устройства.

Наиболее близким по технической сущности к изобретению является устройство

2), содержащее два счетчика, сдвиговый регистр, блок управления, адресный переключатель.

Недостатком укаэанного устройства является невысокое быстродействие, так как числа установившиеся в каждом такте итерации в счетчиках должны сохраняться там до конца процесса записи (считы2 вания) оперативного запоминающего устройства (ОЗУ).

Белью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее основной и дополнительный счетчикирсдвиговый регистр, блок управления, адресный переключатель, причем первый вход блока управления, тактовый вход основного и тактовый вход дополнительного счетчиков подключены к входу тактовых импульсов устройства, вход начального адреса основного и дополнительного счетчиков цодключе» ны к входу установки начального адреса устройства, первый выход блока управления подключен к управляющему входу основного. и к первому управляющему входу дополнительного счетчиков, выход сдвигового регистра подключен к второму управляющему входу дополнительного счетчика и второму входу блока управления, второй выход которого подключен к первому входу сдвигового регистра,. второй вход ко888130

25

55 торого подключен к входу числа итераций устройства и к входу числа итераций дополнительного счетчика, выход адресного переключателя является выходом устройства, введены два регистра и элемент задержки, при этом первый вход первого регистра подключен к выходу основного счетчика, первый вход второго регистра подключен к выходу дополнительного счетчика, второй выход блока управления подключен к входу элемента задержки, выход которого подключен к вторым входам первого и второго регистров соответственно, выход первого регистра подключен к первому входу адресного переключателя, выход второго регистра подключен к второму входу адресного и ер еключат еля.

На чертеже представлена блок-схема индексного устройства процессора быстрого преобразования Фурье.

Устройство содержит основной счетчик

1, дополнительный счетчик 2, сдвиговый регистр 3, блок 4 управления, первый регистр 5, второй регистр 6, адресный переключатель 7, вход 8 тактовых импульсов, вход 9 установки начального адреса, вход 10 числа итераций, элемент

11 задержки.

Индексное устройство процессора быстрого преобразования Фурье работает следующим образом.

Перед началом работы индексного устройства в счетчиках 1 и 2 фиксируется начальный адрес с входа 9 по числу итераций, задаваемому по команде, приходящей на вход 10, формируется сдвиг на счетчике 2 и при подаче на вход 8 начинается формирование кода в счетчиках

1 и 2, т.е. числа будут синхронно возрастать с постоянным сдвигом, заданным счетчиком 2. В каждом такте на выходных шинах счетчиков 1 и 2 появляются адреса

ОЗУ очередной пары чисел. После формирования адреса числа из счетчиков переппсываются в регистры 5 и 6, откуда онп считываются через переключатель 7 на выход адресного устройства поочередно с регистров 5 и 6. После переписи адре» са из счетчиков 1 и 2 в регистры 5 и 6 по следующему тактовому импульсу происходит формирование следующего адреса в счетчиках 1 и 2. Одновременно идет запись в ОЗУ (или считывание из ОЗУ) и в течение этих процессов адреса на регистрах 5 и 6 не меняются. К окончанию записи (считывания) в счетчиках 1 и 2 записываются адреса очередной пары чисел, которые следующим импульсом управления заносятся в ре гистры 5 и 6 и т.д. Таким образом, в одно и то же время предлагаемое устройство позволяет записывать (считывать) на VI

-1 пар чисел больше, чем устройство — прототип, т.е. последнее подготовляет за определенный промежуток времени lq nap адресов, то предлагаемое устройство— (2 Q -1) пар, что представляет существенный выигрыш по быстродействию.

Так как в течение цикла записи (считывания) ОЗУ адрес на выходе индексного устройства необходимо поддерживать постоянным, введение регистров позволяет одновременно производить запись (считывание) по уже сформированному адресу и формирование следующего адреса, в то время как в устройстве — прототипе эти два процесса осуществляются последовательно, один за другим, Это приводит к выигрышу в быстродействии в 2 раза по сравнению с прототипом.

Формула изобретения

Индексное устройство процессора быстрого преобразования Фурье, содержащее основной и дополнительный счетчики, сдвиговый регистр, блок управления, адресный переключатель, причем первый вход блока управления, тактовый вход основного и тактовый вход дополнительного счетчиков подключены к входу тактовых импульсов устройства, вход начального адреса основного и дополнительного счетчиков подключены к входу установки начального адреса устройства, первый выход блока управления подключен к управляющему входу основного и к первому управляющему входу дополнительного счетчиков, выход сдвигового регистра подключен к второму управляющему входу дополнительного счетчика и второму входу блока управления, второй выход которого подключен к первому входу сдвигового регистра, второй вход которого подключен к входу числа итераций устройства и к входу числа итераций дополнительного счетчика, выход адресного переключателя является выходом устройства, о т л и 0,ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два регистра и элемент задержки, при этом первый вход первого регистре подключен к выходу основного счетчика, первый вход второго регистра подключен к выходу дополнительного счетчика, второй выход блока управления подключен к входу элемента задержки, выход

888130

Составитель С. ГРомова

Редактор Г. Петрова Техред Т. Маточка Корректор М. Демчик

Заказ 10726/14 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 которого подключен к вторым входам первого и второго регистров соответственно, выход первого регистра подключен к первому входу адресного переключателя, выход второго регистра подключен к второму входу адресного переключателя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 480079, кл. G 06 Р 15/34, 1978.

S 2. Авторское свидетельство СССР

¹ 470808, кл. G 06 F 9/20, 1977.