Способ получения комбинационных логических схем с безопасным отказом

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОВРЕтюнИЯ """""

К АВТОРСКОМУ СВИ ИИЛЬСТВУ (63) Дополнительное к авт. свид-ву (22) Заявлено 02.04.80 (2!) 2903288/18-21 (Я)М. Кл. с присоединением заявки й© (23) Приоритет

Н 03 К 19/22 .

Государственный комитет

СССР яо делам изобретений и открмтий

Опубликовано 231281.Бюллетень ЙЯ 47

Дата опубликования описания 23.1281 (53) УДК 881.142. .019.3(088.8) (72) Авторы изобретения

Ю.Н. Добряков и В.И. Свещиикоа- ——

° -.д к.

3 (зйгнади зации

Конструкторское бюро Главного управлени и связи Министерства путей сообще (71) Заявитель ия т (54) СПОСОБ ПОЛУЧЕНИЯ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ

СХЕМ С БЕЗОПАСНЬИ ОТКАЗОМ

Изобретение относится к электронике и может быть использовано на же-. лезнодорожном транспорте, где необнаруженный сбой в работе логических устройств может привести к непоправимым.последствиям.

Известен способ получения логических схем с безопасным отказом, основанный на использовании безопасных элементов И, ИЛИ, НЕ (1).

Недостатком известного способа является наличие в предложенных схемах большого количества трансформаторов, изготовление которых в интегральном исполнении не освоено, что резко сни- 1 жает перспективу их массового произ- водства.

Наиболее близким техническим решением к изобретению является способ получения схем с безопасным отказом, заключающийся в том, что каждую логическую функцию выполняют одновременно элементами двух каналов переотраиваемой логики, перестройку которых с положительной на отрицательную и обратно выполняют с помощью специальных опорных последовательностей. Сигналы на выходах соответствующих элементов каналов контролируют на соответствие и формируют опорные и ло- ЗО гическне последовательности, которые в случае обнаружения несоответствия, в работе логических схем каналов, прерывают (2).

Если входные последовательности логического элемента, выполненного на основе мажоритарного элемента,совпадают с опорной последовательностью, возможные обрывы внутри мажоритарного элемента не могут быть обнаружены, схемой контроля, хотя способны привести к опасной ситуации.

Логика мажоритарного элемента может быть описана функцией У = Х Х Ч х х Х Хк Ч Х Х 9. В случае, если все последовательности Х, Хд, Х идентичны, возможен обрыв двух входов схемы ИЛИ, который приведет к выполнению функции

У = Х„ Х и после этого сигналы на выходе мажоритарного элемента не изменяют своей формы. Последующий обрыв входа Х мажоритарного элемента также не будет зафиксирован.

Если аналогичные обрывы произвести во втором канале, то и они не будут замечены. Полученная ситуация опасна, хотя и не обнаруживаема.

Цель изобретения — исключение необнаруживаемых отказов.

892731

Для достижения поставленной цели в способе получения комбинационных логических схем с безопасным отказом, заключающемся в том, что каждую логическую функцию выполняют одновременно в двух каналах логики, соответствие работы которых покаскадно контролируют, формируют опорные и логические последовательности, которые в случае обнаружения несоответствия в работе каналов логики, прерывают, для каждого входа логического элемента, входящего в состав комбинационной логической схемы, формируют последовательность, состоящую не менее, чем из о+2 временных интервалов (где и максимальное количество входов логи- 15 ческого элемента, входящего в состав комбинационной логической схемы), в первом из которых, определяющим подают сигнал, соответствующий значению аргумента функции, выполняемой ком- щ бинационной логической схемой, затем подают хотя бы в одном из и+1 оставшихся временных интервалов контрольный сигнал, беспрепятственно проходящий к выходу логического элемента и не совпадающий хотя бы н одном временном интервале с контрольными сигналами других входов комбинацион» .ной логической схемы, исключают хотя бы н одном из и+1 временных интервалов появление на входах логического ЗО элемента контрольных сигналов и определяют результат выполнения логической функции по значению выходных сигналов в определяющем временном интервале на выходах двух каналов логики, На фиг. 1 показана комбинационная логическая схема, реализующая функцию (Х Х + X>)X4, на фиг. 2 - вре менная диаграмма работы устройства. 4()

Логическая схема включает блок 1 формирования входных последовательностей., выходы 1=1-1=4 блока 1 формирования входных последовательностей, каналы 2 и 3 логики, элементы

2=1-2=3 соответственно И, ИЛИ и И канала 2 логики, элементы 3=1-3=3 соответственно И, ИЛИ и И канала 3 логики, элементы HE 4=1-4=3, элементы

5=1-5=3 сравнения и блок б контроля. ®О

Выходы 1=1 и 1=2 (фиг. 1) соединены со входами элементов И 2=1 и

3=1, выход 1=3 соединен с первыми входами элементов ИЛИ 2=2 и 3=2,вторые входы которых соединены соответственно с выходами элементов И 2=1 и 3=1, выход 1=4 соединен с первыми входами элементов И 2=3 и 3=3,вторые входы которых соединены соответственно с выходами элементов ИЛИ 2=2 и 3=2, первые входы элементов 5=1- gQ

5=3 сраннения соединены соответственно с выходами элементов И 2=1, ИЛИ 2=2 и И 2=3, вторые входы элементов 5=1-5=3 сравнения соединены соответственно с выходами элементов д

HE 4=1-4=3, входы которых соединены соответственно с выходами элементов

И 3=1, ИЛИ 3=2 и И 3=3, третьи входы элементов 5=1-5=3 сравнения соедине- ны соответственно с выходами блока б контроля и элементов 5=1 и 5=2 сравнения, выход элемента 5=3 сравнения соединен со входом блока б контроля, выход которого соединен со входом блока 1 формирования входных последовательностей.

Напряжение на выходах 1=1-1=4 блока 1 изображено диаграммами 7-10,соответственно (фиг. 2), на выхода:элементов 2=1-2=3 (или на выходах элементов 3=1-3=3) — диаграммами 11-13, на выходе блока б контроля — диаграммой 14.

Ф

В двух каналах 2 и 3 логики с помощью элементов 2=1-2=3 и 3=1-3=3 соответственно, реализуют искомую функцию. С помощью элементов 5=15=3 сравнения и блока б контролируют факт совпадения сигналов на выходах соответствующих логических элементов каналон, для чего с помощью блока б контроля анализируют факт прохождения к его входу сигнала, сформированного на выходе. В случае, если сигнал с выхода блока б контроля приходит к его нходу, считают, что сигналы на выходах соответствующих логических элементов каналов совпадают, и на выходе блока б формируют очередной контролирующий сигнал. ф

Под влиянием сигналов с выхода блока б контроля на выходах 1=11=4 блока 1 формируют для каждого канала 2 и 3 логики входные последовательности, соответствующие аргументам реализуемой функции, состоящие не менее, чем из n+2 временныя интервалов (в нашем случае и максимальное количество входов логического элемента канала, равно двум, и количество временных интервалов выбрано .равным 4).

Для случая, когда на выходах 1 1

1=4 присутствует код 1011, характер последовательности изображен на фиг. 2 (диаграммы 7-10), Последовательности формируют таким образом, чтобы в определяющем временном интертервале Т сигнал соответствовал значению аргумента функции, а хотя бы в одном из последующих временных интервалов подают контрольный сигнал„ способный,беспрепятственно пройти к выходу соединенного с ним логического элемента. Например, выходы 1=1 и 1=2 блока 1 соединены со входами .элемента И 2 1, поэтому в седьмой последовательности во временном интервале т, а в восьмой последовательности в интервале Т формируют сигнал "0", способный беспрепятственно проследовать через элемент И 2=1.

892731

Формула изобретения

Контрольный сигнал в интервале Т> для седьмой последовательности формируют не совпадающим с контрольным сигналом Т восьмой последовательности. В интервале Т4 для седьмой и восьмой последовательностей обеспечи" вают отсутствие контрольного сигнала

"0"

На выходе элемента И 2=1 получают

11-ю последовательность, которая являетс. я входной для элемента ИЛИ 2=2, так как в определяющем интервале Т, сигнал на ее выходе соответствует функции Х Х, а в контрольное время в интервале Т сформирован сигнал

"1", который способен беспрепятственно проходить через элементы ИЛИ 2=2, 3=2. Поскольку на выходе 1-3 блока 1 формируют контрольный сигнал "1" в интервале Т, Т Т,, а в интервале Т в 11-й и девятой последовательнос2. тях обеспечивают отсутствие контроль- 20 ных сигналов "1", такие последовательности можно подавать на входы элементов ИЛИ 2=2, 3-"-2.

На выходах элементов ИЛИ 2=2, 3=2 25 получают 12-ю последовательность,которая совместно с 10-й последовательностью на выходе 1=4 блока 1 может подаваться на входы элементов

И 2=3, 3=3, на выходе которых получа- 30 ют 13 ю последовательность, характеризующуюся тем,что в HHTepSSJIe Т,, зна-. чение сигнала на выходе соответствует реализуемой функции. учитывая, что сигналы на выходах

1=1-1=4 блока 1 в оба канала поступают синхронно и синфазно,при нормальной работе сигналы на выходах соответствующих логических элементов каналов также появляются синхронно и синфазно. С 40 помощью элементов 5=1-5=3 сравнения и блока 6 контроля постоянно фиксируют совпадение сигналов на выходах соответствующих логических элементов каналов и формируют очередные контро- 45 б ирующие сигналы. Нарушение в работе одного из каналов, вызванное обрывом проводов или пробоем логических элементов, неизбежно приводит либо к исчезновению контрольного сигнала на выходе логического элемента, либо к появлению сигнала, соответствующего контрольному, в интервалах времени, ° в которых контрольные сигналы появляться"не должны. Например, обрыв выхода 1=2 блока 1, соединенного с каналом 2, приводит к тому, что в интервале Т> на выходе. элемента И 2=1 вместо сигнала "0" появляется сигнал "1". Так как в канале 2 аналогичная неисправность не произошла, с 40 помощью элемента 5=1 сравнения фиксируют несовпадение и с помощью блока б прекращают формирование очередных контролирующих сигналов. С помощью блока 1 прекращают поступление посла- 65 довательностей íà его выходах, фиксируют сбой, Если в результате аварии на выходе 1=2, соединенном с каналом 2, появляется постоянный сигнал

"0", с помощью элемента 5=1 фиксиру ют несовпадение сигналов на выходах элементов И 2=1, 3=1 в интврвале Т, и переводят устройство в аварийное состояние. При нормальной работе устройства результат выполнения логической операции определяют по значению выходных сигналов элементов

И 2=3, 3=3 в определяющем временном. интервале Т,.

Предлагаемый способ получения схемы безопасной логики позволяет во многих случаях при проектировании схем железнодорожной автоматики отказаться от использования громоздких уникальных реле первого класса и заменить их интегральными мик-, росхемами.

Способ получения комбинационных логических схем с безопасным отказом, заключающийся в том, что каждую логическую функцию выполняют одновременно в двух каналах логики, соответствие работы которых покаскадно контролируют, формируют опорные и логические последовательности, которые в случае обнаружения несоответствия в работе каналов логики, прерывают, отличающийся тем, что, с целью исключения необнаружи-ваемых отказов, для каждого входа логического элемента, входящего в состав комбинационной логической схемы, формируют последовательность, состоящую не менее, чем из и+2 временных интервалов (где 0 — максимальное количество входов логического элемента, входящего в состав комбинационной логической схемы), в первом из которых, определяющим подают сигнал, соответствующий значению аргумента функции, выполняемой комбинационной логической схемой, затем подают хотя бы в одном из n+1 оставшихся временных интервалов контрольный сигнал, беспрепятственно проходящий к выходу логического элемента и не совпадающий хотя бы в одном временном интервале с контрольными сигналами других входов комбинационной логической схемы, исключают хотя бы в одном из n+1, временных интервалов появление на входах логического элемента контрольных сигналов и определяют результат выполнения,логической функции по значению выходных сигналов в определяющем временном ин" тервале на выходах двух каналов ло гики.

892731

Источники информации, принятые во внимание при экспертизе

1. Модульная система с безопасным отказом. Экспресс информация ВИНИТИ

ОП АСУП. М., 1979, У 24, с. 16-26.

2. Дж.Лохмани. ура!.". Электронная логика с безопасным отказом в системах железнодорожной сигнализации.

Procudings of RaiIèaó Signai, Перевод

72/77, 1974-75, с.133-146 (прототип).

892731

I

ol

Составитель Ранов

Редактор Н.Волкова . Техред T. Маточка Корректор А-Ференц

Заказ 11284/86 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,, 4