Цифровой интегратор
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик и903875 (61) Дополнительное к авт. свид-ву (22) Заявлено14.1 2.79 (2l ) 2850994/1 8-24 с присоединением заявки №(23) П риоритет
{5t)M. Кл.
G06 Р 7/64
3Ъсудерственяый комнтет
СССР .
Опубликовано 07.02.82. Бюллетень ¹ 5 ао делам язобретеннй н втерытнй (5З) И 681.323. . (088.8) Дата опубликования описания 07 02 82 (72) Автор изобретения
М. С. Сивашев
5А f7ФР Ф (Л . (g ((, (В.Д. Кйййксйа (7l) Заявитель
Таганрогский радиотехнический институт им (54) БИФРОВОЙ ИНТЕГРАТОР
Изобретение относится к вычислитель ной технике и может быть использовано в качестве решающего блока цифровых интегрирующих машин нли специализированных вычислителей интегрирующего типв, S
Известен цифровой интегратор, содер-( жащий устройство формирования и хранения входных прираптений, первый сумматор, регистр подынтегральной функции, схему умножения, второй сумматор, регистр остатков, схему ИЛИ, дополнительный сдвиговый регистр, три схемы H(Q .
Недостатком данного интегратора является погрешность возникающая вспед)
15 ствие квантования переменных. с
Наиболее бпизким по технической сущности к предлагаемому является устройство, содержащее регистр и сумматор подынтегральной функции, блок умножения, сумматор и регистр остатка интеграла, стохастический переключатель, входной и выходной блоки (21
Недостатком данного устройства явля ется погрешность, линейно возрастающая, с ростом переменной интегрирования. *
Бель изобретения — повышение :точности вычисления интеграла.
Поставленная дель достигается тем,. что в интегратор, содержащий первый регистр и первый сумматор, первый вход которого соединен с входом приращений подынтегральной функции интегратора, выход — с первым входом первого блока умножения и входом первого регистра, второй вход первого блока умножения соединен с входом приращений переменной интегратора, а выход соединен с первым входом второго сумматора, выход которого соединен с первым входом первого элемента И, выход которого является вы ходом интегратора, выход первого регистра соединен со вторым входом первого сумматора, выход второго сумматора ;соединен со входом второго регистра, выхо- . ды младших разрядов которого соединены со вторым входом второго сумматора и
Такие интеграторы позволят на порядок и более повысить точность интеко рируюших машин и упростить вопросы опенок погрешностей.
3 90387 образуют второй выход интегратора, вы w ход старшего разряда второго регистра подключен к второму входу первого элемента И, aâåneíû BTîðoé и третий блоки умножения, третий и четвертый сумматоры, третий и четвертый регистры, второй и третий элементы И, причем, входы вто$oro блока умножения соединены с входом приращений переменной интегрирования и первым входом остатка интегратора соответственно, выход второго блока умножения соединен с первым входом третьего сумматора, выход которог-. соединен с первым входом второго .-; эмента И и входом третьего регистра, выходы младших разрядов которого соединены с вторым входом третьего сумматора, а выход старшего разряда со вторым входом второго элемента И, выход которого подключен к третьему входу второго сум-20 матора, входы третьего блока умножения соединены с входом приращений попынтегральной функции интегратора и вторым
Входом остатка интегратора, выход третьего блока умножения соединен с первым
Входом четвертого сумматора,.выход которого соединен с первым входом третьего элемента И и входом четвертого регистра, выходы младших разрядов которо8 го соединены с вторым входом четвертого сумматора, выход третьего элемента
И соединен с четвертым входом второго сумматора, выход старшего разряда четвертого регистра соединен со вторым входом третьего элемента И.
Блок-схема пифрового интегратора представлена на чертеже.
Интегратор содержит первый сумматор
1 и первый регистр 2 подынтегральной функции, вход 3 приращения подынтегральной функпии, первый блок умножения 4, 40 вход 5 приращений переменной, второй сумматор 6 и второй регистр 7 остатка интеграла, первый элемент И 8, выход приращений интеграла 9, вход 10 остатка интеграла, предыдущего интегратора
45 по цепи подынтегральной функции, соединенный с вторым блоком умножения
1l, третий сумматор 12 и третий регистр 13, второй эеэлемент И 14, вход 1 5 остатка интеграла предыдущего интегратора (по цепи переменной интегрирования), соединенный с третьим блоком умножения 16, четвертый сумматор 17, и четвертый регистр l8, третий элемент
И 19 и выход 20 остатка интеграла для послЬдующих интеграторов.
Интегратор работает следующим об разом.
5 4
Приращения подынтегральной функции поступают .на вход 3 и посредством сумматора 1 образуют в регистре 2 значения подынтегральной функции. Последние подаются в блок умножения 4, умнс жаются на приращение переменной интегрирования, полученные произведения накапливаются с помощью сумматора 6 в регистре 7 и представляют собой значения интеграла, но без учета эффекта квантования. Элемент И 8 следит за переполнением регистра 7 и формирует на выход интегратора приращения интеграла.
На вход 10 приходят значения остатка . подынтегральной функции из предыдущего интегратора. Они умножаются в блоке 11 на приращения переменной интегрирования, а полученные произведения накаплива— ются в регистре 1 3 посредством сумматора 12 . Переполнения регистра 1 3 контролируются вторым элементом И 14, на выходе которого формируется величина переполнения. . Аналогично на вход 1 5 приходят зна» чения остатка переменной интегрирования и благодаря блоку 1 6 сумматору 1 7 и регистру 18 на выходе третьего элемента И 1 9 формируется величина переполнения. Выходы элементов 14 и 19 подключены ко входам сумматора 6. При этом в регистре остатка 7 интеграла накапливается величина остатка.
Использование новых элементов-сумматоров, регистров и блоков умножения приводит к компенсации погрешности квантования и, следовательно, к повышению точности вычисления интеграла.
Форм ула изобретения
Цифровой интегратор, содержащий первый регистр и первый сумматор, первый вход которого соединен с входом приращений подынтегральной функции интегратора, выход — с первым входом первого блока умножения и входом первого регист ра, зсорой вход первого блока умножения соед":;нен входом приращений переменной интегратора, а выход соединен с первым
Bxonoü5 второго сумматора, выход которо.го соединен с первым входом первого элемента И, выход которого является первым выходом интегратора, выход пер
90387 вого регистра соединен со вторым входом первого сумматора, выход второго сумматора соединен со вхоаом второго регистра, выходы млааших разрядов которого соединены со вторым входом второго сумматора и образуют второй выход интегратора, выход старшего разряда второго регистра подключен к второму входу первого элемента И, о т л и ч а ю ш и и с я тем, что, с 10 целью повышения точности, в него введены второй и третий блоки умножения, третий и четвертый сумматоры, третий и четвертый регистры, второй и третий элементы И, причем, входы второго бло- 15 ка умножения соединены с входом приращений переменной интегрирования и первым входом остатка интегратора соответственно, выхоа второго блока умножения соединен с первым входом третьего сум- 20 матора, выход которого соединен с первым вхоаом второго элемента И и вхоаом тре тьего регистра, выходы младших разряаов которого соединены с вторым входом третьего сумматора, а выход старшего раз- 25
5 6 ряда со вторым входом второго элемен та И, выход которого подключен к третьему входу второго сумматора, входы третьего блока умножения соединены с входом прирашений подынтегральиой Qm ции интегратора и вторым вхоаом остатка интегратора, выход третьего блока умножения соединен с первым вхоаом четвертого сумматора, выход которого саединен с первым входом третьего элемента И и входом четвертого регистра, выходы hQIGQUHx разряаов которого со единены с вторым входом четвертого суааматора, выход третьего элемента И соединен с четвертым входом второго сум матора, выход старшего разряда четвертого регистра соединен со вторым входом третьего элемента И .
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
Ж 418864, кл. G 06 F 15/34, 1976.
2. Авторское свидетельство .СССР
% 357570, кл. 606 F 15/34, 1974 (прототип).
903875
Составитель В. Валькав
Тех ец Е.Харитончик Корректо А. Цзятко
Рецакто H. Лаза енко
Филиал ППП "Патент", г, Ужгород., ул. Проектная, 4
Заказ 1 23/31 Тираж 731 Подписное
ВНИИПИ Государственного комитета СССР по целам изобретений и открытий
113035, Москва, Ж-35 Раушская наб„. ц. МБ
