Устройство для вычисления модуля комплексного числа

 

ОП ИСАНИЕ 911516

ИЗОБРЕТЕНИЯ

Союз Соввтски«

Свциаяистичвскик

Рвсяубяик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дояолиительиое к авт. свид-ву (22)Заявлеио 30.06.80 (И) 2977566/18-24 (51)M. Кя. с ярисоеаииеиием заяв«и М (23) Приоритет

G 06 Р 7/49

9нударет«Вава кем«тат

CCCt йе а«ем «зе«ретр«««

«еткрыт««

Опубликоваио 07. 03. 82. Ьюллетеиь М 9

Дата ояубликоваиия вяисаиия 07.03.82 (53) УЛ,К 681.3 (088.8) (72) Авторы изобретеиия

Ю.И. Абрамович, A.H. Иелещкевич, И.Ф.

А.Н. Романов и О.В. Цыганов

Одесский ордена Трудового Красного Зн политехнический институт (7!) Заявитель ($4) УСТРОЙСТВО ДЛЯ ЮЧИСЛЕНИЯ ИОДУЛЯ

КОИПЛЕКСНОГО ЧИСЛА

Изобретение относится к вычислительной технике.

Известно устройство для вычисления квадратного корня из суммы квадратов двух чисел, содержащее реS гистры, сумматоры и логические элементы pl ).

Известно также устройство для вычисления модуля комплексного числа, которое содержит два регистра, два сумматора, два коммутатора, два блока сдвига, элементы НЕ, блок анализа знака, причем знаковые разряды ре« гистров соединены с входами блока анализа знаков, выход его соединен с управляющими входами коммутаторов, на остальные входы коммутаторов поступают сигналы с выходов блоков сдвига, а также с выходов схем НЕ, подключенных к выходам блоков сдвига, 26 входы блоков сдвига соединены с выходами регистров, выходы коммутаторов соединены с входами сумматоров,вторые входы которых соединены с выхо" дами регистров f2).

Недостатком известных устройств является их значительная сложность.

Цель изобретения - упрощение устройства.

Указанная цель достигается тем, что в устройстве для вычисления модуля комплексного числа, содержащем регистры, сумматоры и коммутаторы, причем входы первого-и второго регистров подключены к первому и второму информационным входам устройства, прямые выходы разрядов первого регистра пбдключены к группе первых входов первого сумматора соответственно, выход первого коммутатора подключен к первому входу второго сумматора, прямые выходы разрядов первого регистра подключены к первым группам информационных входов пер" вого и второго коммутаторов, вторые группы информационных входов которых подключены к прямым выходам разрядов

91l516 второго регистра, инверсные выходы которого подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов,вы- 5 ход второго коммутатора подключен к второму входу второго сумматора, выход которого подключен к выходу устройства.

На чертеже представлена структур- 1о ная схема предлагаемого устройства.

Устройство содержит первый регистр. I, второй регистр 2, первый сумматор 3, первый коммутатор 4,второй коммутатор 5 и второй сумматор б,ts

Устройство работает следующим образом.

8 начальный момент времени в первый регистр 3 и второй регистр 2 заносятся соответственно й-разряд- м ные мантисы прямых кодов действительной и мнимой составляющих компгексного числа.

С выхода первого регистра 1 прямой код действительной составляющей 25 поступает на первые входы первого . сумматора 3, первого коммутатора 4. а (n-2) старших разряда этого кодана второй вход второго коммутатора 5.

С выхода второго регистра 2 ин- зв версный код мнимой составляющей поступает на второй вход первого сумматора 3, прямой код - на второй вход коммутатора 4, a (n-2) старших разряда этого кода - на второй вход

3$ второго коммутатора 5.

Сигнал с выхода знакового разряда сумматора 3 поступает на управляющий вход коммутаторов 4 и 5. На выходе первого коммутатора 4. при соответствующем управляющем сигнале выраба-. тывается код максимальной комплексной составляющей, а на выходе второго коммутатора 5 - (n-2). старши% разряда меньшей комплексной составляющей.

Сигналы с выходов коммутаторов 4 и 5 поступают на входы второго суммато4 ра 6, результат сложения определяет значение модуля комплексного числа.

Предлагаемое устройство позволяет производить вычисление модуля комплексного числа при сокращении оборудования по сравнению с известным устройством.

Формула изобретения

Устройство для вычисления модуля комплексного числа, содержащее регистры, сумматоры и коммутаторы, причем входы первого и второго регистров подключены к первому и второму информационным входам устройства, прямые выходы разрядов первого регистра подключены к группе первых входов первого сумматора соответственно, выход первого коммутатора подключен к первому входу второго сумматора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, прямые выходы разрядов первого, регистра подключены к йервым группам информационных входов flepeoro и второго коммутаторов, вторые группы информационных входов которых подключены к прямым выходам разрядов второго регистра, инверсные выходы которого подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора подключен к второму входу второго сумМатора, выход которого подключен к выходу устройства.

Источники информации, принятые во внимание при экспертизе

I, Авторское свидетельство CCCP .

И 627477, кл. G 06 F 7/38, 1976.

2. Авторское свидетельство, СССР

И 623202, кл. G 06 F 7/38, 1976 (прототип).

Составитель В. Кайданов

Редактор А. Лежнина Техред M.Тепер . Корректор 6. Макаренко

Заказ 1129/40 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.. Ужгород, ул. Проектная,4