Устройство для сопряжения двух вычислительных машин

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (>922716 (61) Дополнительное к авт. свид-ву(22) Заявлено 17. 09. 80 (21) 2985069/18-24 (5t)NL. Кл. с присоединением заттвки М(23)ПриоритетG 06 F 3/04

Гоеуаераеееиьй кемнтет

СССР

Ro делам иаебретение н открытей

Опубликовано 23.04 82 Бюллетень Рй 15

Дата опубликования описания 23.04. 82 (53) УДК681.325 (088. 8) В. Г.Деткин, А.А. Сапронов, В. В. Слюсд ь, В. С.Сч ашко и Н.M.Tîêàðåâ

) (72) Авторы изобретения (7I ) Заявитель (5" ) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН!

Изобретение относится к вычислительной технике и может найти применение в вычислительных системах.

Известны устройства для сопряжения двух ЭВМ, содержащие блоки электрического согласования первой и второй ЭВМ, блок управления, блок формирования команд, блок хранения команд, блок синхронизации, входной и выходной коммутаторы и блок регистров (1 1.

Недостаток этих устройств — большие аппаратурные затраты.

Наиболее близким к изобретению по технической сущности является уст-. ройство для сопряжения двух ЭВМ, содержащее интерфейсный блок, включающий два информационных регистра, узел синхронизации, узел формирова

l ния .сигнала готовности, блок контроля обмена, первый элемент ИЛИ, согласующий блок, включающий выходной коммутатор, регистр состояния, регистр команд, узел управления, чзел

2 формирования адреса, узел фиксации состояния обмена, причем первый информационный вход устройства соединен с входом первого информационного .регистра, выход которого через выходной коммутатор соединен с первым информационным выходом устройства, первый вход узла готовности соединен с первым выходом узла управления, второй выход которого соединен с то первым входом регистра состояния, второй вход узла готовности и управляющий вход первого информационного регистра соединены с выходами узла синхронизации, второй информационный

IS вход устройства соединен через второй информационный регистр с вторым информационным выходом устройства и через. узел формирования адреса с

10 входом коммутатора (21.

Недостаток данного устройства— большие аппаратурные затраты и низкая надежность, обусловленная отсут9227 ствием возможности контроля тракта передачи информации.

Цель изобретения - сокращение аппаратурных затрат и повышение надежности устройства.

Поставленная цель достигается тем, что в устройство, содержащее два интерфейсных блока, каждый иэ которых содержит информационный регистр, триггер готовности и узел формирования управляющих сигналов, причем информационный вход информационного регистра и первый вход триггера готовности первого интерфейсного блока подключены соответственно к первым информационному входу и входу готовности устройства, управляющий вход информационного регистра и второй вход триггера готовности первого интерфейсного блока соединены с первым выходом узла Формирования управляющик сигналов первого блока, первый и второй входы которого являются соответственно первыми адреснйм и управляющим входами устройства, вход информационного регистра второго интерфейсного блока является вторым инФормационным входом устройства, а первый и второй выходы соответственно соединены с первым и вторым входами выходного коммутатора второго интерфейсного блока,, выходы которого соединены с первым информационным выходом устройства, первый вход триггера готовности второго ин- 35 терфейсного блока и третий вход триггера готовности первого интерфейсно" го блока подключены соответственно к первому и второму выходам узла формирования управляющих сигналов второ- 40 го интерфейсного блока, третий выход и первый и второй входы которого являются соответственно первым выходом прерывания устройства и вторыми адресным и управляющим входами уст- 45 ройства, введены в первый интерфейсный блок выходной коммутатор и коммутатор контроля, а во второй интер. фейсный блок - коммутатор контроля, причем первый и второй выходы инфор- so мационного регистра первого интерфейсного блока соединены соответственно с первыми и вторыми. входами выходного коммутатора и коммутатора контроля интерФейсного блока, третьи входы 55 которых соединены соответственно с

nepвым и вторым выходами триггера ro. товности первого интерфейсного блока, 16

4 первый выход узла формирования управляющих сигналов второго интерфейсного блока соединен с управляющим входом информационного регистра второго интерфейсного блока, первый и второй выходы которого подключены соответственно к первому и второму входам коммутатора контроля второго интерфейсного блока, третий, четвертый и пятый входы которого соедийены соответственно с первым выходом триггера готовности и четвертым и пятым выходами узла формирования управляю" щих сигналов второго интерфейсного блока, шестой и седьмой выходы которого подключены соответственно к четвертому и пятому входам выходного коммутатора и первого интерфейсного блока, выходы которого и выходы коммутатора контроля первого интерфейсного блока соединены с вторым информационным выходом устройства, второй и третий входы триггера готовности второго интерфейсного блока соединены соответственно с вторым входом готовности устройства и вторым выходом узла формирования управляющих сигналов интерфейсного блока, третий выход которого подключен к второму выходу прерывания устройства, четвертый, пятый, шестой и седьмой выходы - соответственно к четвертому и пятому входам коммутатора контроля

nepaoro интерфейсного блока и четвертому и пятому входам выходного коммутатора второго интерфейсного блока, выходы коммутатора контроля первого интерфейсного блока соединены с первым информационным выходом устройства, а также тем, что узел формирования управляющих сигналов содержит два дешифратора, переключатель адреса и триггер прерывания, причем вход первого дешифратора соединен через переключатель адреса с первым входом узла, а выход - с первым входом второго дешифратора, первый-шестой выходы которого являются соответственно первым, вторым, четвертым, пятым, шестым и седьмым выходами узла, второй вход соединен с вторым .входом узла, а первый выходс первым входом триггера прерывания, выход и второй вход которого соединены соответственно с третьим выходом и вторым входом узла.

На фиг:1.представлена блок--схема устройства; на фиг.2 - функциональ9227

5 ная схема узла формирования. управляющих сигналов.

Устройство содержит (фиг. 1) первый и второй интерфейсные блоки 1 и

2, каждый из которых включает комму- 5 татор 3 контроля и выходной коммута-, тор 4, управляющий вход 5 устройства, выход 6 прерывания, узел 7 фор- . мирования управляющих сигналов, информационный регистр 8, триггер 9 готовности. Коммутаторы 3 контроля и выходные коммутаторы 4 состоят из первых и вторых коммутаторов 10 и 11 и первых и вторых групп 12 и 13 элементов И. Позициями 14-20 обозначены четвертый, первый, пятый, шестой, седьмой, второй и третий выходы узла

7 формирования управляющих. сигналов.

На фиг.1 показаны информационные выходы 21 и входы 22, входы 23 готов- 2о ности и адресные входы 24.

Узел 7 формирования управляющих сигналов содержит (фиг.2) дешифраторы

25 и 26, переключатель 27 адреса, включающий, например, контактные 25 гнезда 28 и элементы НЕ 29, и триггер

30 прерывания.

Входы и выходы первого интерфейсного блока l соединены с первой вычислительной машиной.(ВМ) 31, входы зо и выходы второго интерфейсного блока

2 — с второй ВМ 32 °

Узлы 7 формирования управляющих сигналов предназначены для формиро35 вания сигналов управления устройства по управляющим словам ВМ.

Информационные регистры 8 предназначены для временного хранения передаваемой информации собственных

ВМ. С помощью коммутаторов 3 и 4 осуществляется выдача слова информации и сигналов готовности на информационные шины выходов 21 ВМ 31 и 32.

Триггеры 9 .предназначены для "информации" ВМ о наличии слова информации, предназначенного для передачи, в информационном регистре 8.

Обмен информацией между комплексами осуществляется программно в режиме

«50 последовательного опроса или по прерываниям.

В режиме последовательного опроса устройство работает следующим образом.

Пусть ВМ 31 необходимо передать

55 слово информации в ВМ 32. Управляющая программа ВМ 31.на некотором шаге onроса внешних устройств (ВУ) формирует код управляющего слова (УСК) устрой16 6 ства "Чтение состояния" (ЧТС) на входе 24 и код адреса на входе 5.

Адрес УСК задается на этапе проектирования двухмашинного комплекса и формируется путем запайки перемычек в гнезде 28 узлов 7, так что на вход дешифратора 25 подается либо прямое, либо инверсное значение сигнала, поступающего по цепям входа 5. По коду адреса УСК формируется сигнал "Опрос

ПД" (следует отметить, что код адреса УСК на входе 5 ВМ "удерживает" столько, сколько необходимо для выполнения всех операций по приему или передаче слова информации, поступающей на вход дешифратора 26 )> и при наличии кода ЧТС формируется на выходе 24 сигнал опроса состояния первого выхода триггера 9 готовности (в начальном состоянии первый выход триггера готовности находится в состоянии логического "0", а второй выход - в состоянии логической "1") °

Анализируя состояния первого выхода триггера 9 готовности (логический "0"), ВМ 31 выставляет на входе

22 устройства слово информации, предназначенное для передачи в ВМ 32, и формирует последовательно на управляющем входе 24 коды управляющих слов

"Ввод"вывод информации" (ВВИ) и "Смена состояния" (СС).

По ВВИ узел 7 формирует на выходе

16 сигнал, подключающий выходы информационного регистра 8 через коммутатор 3 контроля на выход 21 °

Код СС (при наличии разрешения сформированного сигнала на выходе 14) формирует на выходе 15 сигнал записи в информационный регистр 8 данных, поступающих на его входы по входу

22, и инициирует смену состояния выходов триггера 9 (первый выход устанавливается в состояние логической

"1", а второй выход - в состояние логического "0").

Наличие на выходах дешифратора 26 двух сигналов (выход 15 и выход 16) обусловлено тем, что сигнал на выходе 16 формируется, например, по первым двум разрядам кода управляющего слова, поступающего по входу 2, I а сигнал на выходе 15 - при изменении, например, третьего разряда кода.

Таким образом, через открытые группы 12 элементов И данные с выхода информационного регистра 8 выводятся на информационный выход 21 BM 31, 16 формула. изобретения

7 9227 предоставляя тем самым возможность

BM 31 осуществить проверку функционирования узлов устройства и информационного тракта. Контролю не подвергается только выходной коммутатор

4, работоспособность которого можно проверить в режиме обмена одной и той, же информацией между BM 31 и ВМ

32 по соответствующей программе.

BM 32, работая в режиме последо- 1о вательного опроса, опрашивает состояние триггера 9 готовности первого интерфейсного блока 2, формируя сигнал опроса на выходе 18 и подключая второй выход триггера 9 готовности через коммутатор ll к входу 2 1. При наличии на парной цепи входа 21 потенциала логического "0", указываю" щего на наличие информации в информационном регистре 8 интерфейсного zo блока 2, предназначенной для передачи в BM 32, программа этой ВМ формирует на адресном входе 25 последовательно коды ВВИ и СС (следует отмекод ВВИ cocToHT Ns дв3 х 25 кодовых комбинаций "Ввод информации" и "Выход информации" и включает в себя состояния цепей "Опрос ПД" и "Опрос ПИ", формируемых на выходах дешифратора 25} По коду ВВИ и при зв наличии сигнала "Опрос ПМ" осуществляется подключение выхода информационного регистра 8 B интерфейсном блоке 2 через выходной коммутатор

Ч на выход 2 l (информационный вход

ВМ 32} °

Таким образом, осуществляется передача слова информации из BM 31 в

ВМ 32. По коду СС на выходе 19 узла

7 интерфейсного блока 2 формируется 40 сигнал установки триггера 9 готовности интерфейсного блока 1 в начальное состояние, т.е. информационный регистр 8 интерфейсного блока 2 готов к приему следующего слова информации. Обмен информацией из ВМ 32 в BM 3 1 осуществляется аналогичным образом, а так как ВМ связаны двумя независимыми информационными шинами, то обмен информацией между .ними осу50 ществляется асинхронно.

При работе комплексов в режиме прерываний по управляющему слову СС изменяется состояние выхода тригге- ров 30, и по цепям прерывания входов

6 формируются сигналы прерываний в противоположные BM. По наличию этих сигналов программа BM 3 1 или ВМ 32 осуществляет выборку информации из информационного регистра интерфейсных блоков 2 или 1 соответственно.

Возможен также обмен информацией при смешанном режиме работы Вй,т.е. одна BM работает в режиме последовательно опроса, а другая - в режиме прерываний.

Такая гибкость режимов в организации работы комплексов по обмену информацией позволяет в зависимости от загрузки BM важности информации и времени, отведенного на обмен, изменять режим работы, используя наиболее оптимальные из них, Таким образом, предлагаемое устройство по сравнению с известным обеспечивает сокращение оборудования и простую организацию обмена информацией между ВМ с возможностью контроля оборудования без уменьшения быстродействия устройства, что позволяет быстро обнаружить и устранить неисправность, т.е. уменьшить время восстановления.

l ° Устройство для сопряжения двух вычислительных машин, содержащее два интерфейсных блока, каждый из которых содержит информационный регистр, триггер готовности и узел формирования управляющих сигналов, причем информационный вход информационного регистра и первый вход триггера го- товности первого интерфейсного блока подключены соответственно к первым информационному входу и входу готовности устройства, управляющий вход информационного регистра и второй вход триггера готовности первого интерфейсного блока соединены с первым выходом узла формирования управляющих сигналов первого интерфейсного блока, первый и второй входы которого являются соответственно первыми адресным и управляющим входамй устройства, вход информационного регистра второго интерфейсного блока является вторым информационным входом устройства, а первый и второй выходы соответственно соединены с первым и вторым входами выходного коммутатора второго интерфейсного блока, выходы которого соединены с первым информационным выходом устройства, первый вход триггера

92271

35 готовности второго интерфейсного бло" ка и третий вход триггера готовности первого интерфейсного блока подключены соответственно к первому и второму выходам узла формирования управ- 5 ляющих сигналов второго интерфейсного блока, тертий выход и первый и второй входы которого являются соответственно.первым выходом прерывания устройства и вторыми адресным и уп- 10 равляющим входами устройства, о тл и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в первый интерфейсный блок введены выходной коммутатор и. коммутатор 15 контроля, а во второй интерфейсный блок - коммутатор контроля, причем первый и второй выходы информационного регистра первого интерфейсного блока соединены соответственно с . гв первыми и вторыми входами выходного коммутатора и коммутатора контроля первого интерфейсного блока, третьи входы которых соединены соответственно с первым и вторым выходами триг- г5 гера готовности первого интерфейсного блока, первый выход узла формирования управляющих сигналов второго интерфейсного блока соединен с yriравляющим входом информационного ре- зо гистра второго интерфейсного блока, первый и второй выходы которого подключены соответственно к первому и второму входам коммутатора контроля второго интерфейсного блока, третий, четвертый и пятый входы которого соединены соответственно с первым выходом триггера готовности и четвертым и пятым выходами узла формирования сигналов второго ин- 4О терфейсного блока, шестой и седьмой выходы которого подключены соответственно к четвертому и пятому входам выходного коммутатора первого интерфейсного блока, выходы которого и 45 выходы коммутатора контроля первого

10 интерфейсного блока соединены с вторым информационным выходом устройст ва, второй и третий входы триггера готовности второго интерфейсного блока соединены соответственно с вторым входом готовности устройства и вторым выходом узла формирования управляющих сигналов первого интерфейсного блока, третий выход которого подключен к второму выходу прерывания устройства, четвертый, пятый, шестой и седьмой выходИ - соответственно к четвертому и пятому входам коммутатора контроля первого интерфейсного блока и четвертому и пятому . входам выходного коммутатора второго интерфейсного блока, выходы коммутатора контроля первого интерфейсного блока соединены с первым информационным выходом устройства.

2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что узел формирования управляющих сигналов содержит два дешифратора, переключатель адреса и триггер прерывания, причем вход первого дешифратора соединен через переключатель адреса с первым входом узла,а выход - с первым входом второго дешифратора, первый-шестой выходы которого являются соответственно первым, вторым, четвертым, пятым, шестым и седьмым выходами узла, второй вход соединен с вторым входом узла, а первый выход .- с первым входом триггера прерывания, выход и второй вход которого соединены соответственно с третьим выходом и вторым входом узла.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 628482, кл. G 06 F 3/04, 1975.

2. Авторское свидетельство СССР по заявке М 2661015/18-24, кл. G 06 F 3/04, 1978 (прототип) 922716 Риа. Z

Составитель В. Вертл«

Редактор В.Данко -Техред Ж. Кастелевич Корректор М .Коста

Заказ 2581/63 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035, Москва, N-35, Раушская наб., д. /5 .4/5

Филиал ППП "Патент", г.Уигород, ул.Проектная, 4