Устройство для вычисления синуса и косинуса суммы двух углов

 

OIlkCAHHK

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик (tt>922788 (6I ) Дополнительное к авт. саид-ву (24) Заявлено 04.01.80 (21) 2887981/18-24 (51)M. Кл. с присоединением заявки М—

Я 069 7/22

3Ьвударетеевный кемитет

CCCI ао делам взебретенвй в вткрытвй (23) Приоритет

Опубликовано 23.04.82. Бюллетень Юе 15

Дата опубликования описания 25.04.82 (53) УДК681. .3 (088.8) (72) Автор изобретения

Г. Г. Палиенко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИНУСА

И КОСИНУСА СУММЫ ДВУХ УГЛОВ

1S

Изобретение относится к аналоговой вычислительной технике и может быть использовано для поворота системы координат на плоскости.

Известно устройство, которое содержит два синусно-косинусных трансформатора — датчика слагаемых, .операционные усилители, блоки памяти (1 .

Данное устройство подвержено влиянию помех и чувствительно к изменению формы, фазы или крутизны входных сигналов, поскольку его работа основана на фиксации мгновенного значения синусоидального сигнала.

Наиболее близким к предлагаемому по технической сушности является уст ройство, содержащее две пары врашаюшихся трансформаторов, коммутаторы, сервосистемы для отработки рассогласо- . ваний, блоки коррекции и блоки. запоминания !21 .

его недостаток — малое быстродействие, плохие массогабаритные характеристики, обусловленные наличием электромеханических элементов, и ограниченная точность, связанная с наличием моментных ошибок.

Бель изобретения - повышение быстродействия и точности.

Бель достигается тем, что устройство для вычисления синуса и косинуса суммы двух углов, содержашее первый коммутатор, соответствующие входы которого соединены с шинами синусной и косинусной составляюших первого угла и с шиной опорного напряжения, второй коммутатор, соответствующие входы которого соединены с шинами синусной и косинусной составляющих второго угла, третий коммутатор, выходы которого соединены с входами соответственно первого, второго и третьего элементов памяти, и элемент сравнения; первый вход которого соединен с выходом третьего элемента памяти, а выход — с входом усилителя, дополнительно содержит три интегратора, инвертор, широтно-импульсный модулятор, нуль-орган, рас3 9227 пределитель импульсов, формирователь импульсов, логический элемент эквивалентности, первый и второй двухпозиционные переключатели и первый и второй избирательные фильтры, подключенные к ныходам соответственно первого и второго элементов памяти, выход первого коммутатора соединен с входом первого интегратора, выход которого через янвер.тор и непосредственно соединен с соот- to .ветствукицими входами первого двухпоэиционного переключателя, выход которо-. го соединен с входом второго интегратора, выход второго коммутатора соединен с входом третьего интегратора, выход второго интегратора соединен с вхо1 дом .третьего коммутатора, . выход третьего интегратора соединен с вторым входом элемента сравнения, выход усилителя соединен с информационным входом широтно-импульсного модулятора, выход которого через второй двухпозиционный переключатель соединен с первым и вторым управпяющими входами первого двухпозиционного переключателя, шина опорного напряжения соединена с входами синхронизации широтно-импульсного модулятора, распределителя импульсов и формирователя импульсов, первый выход которого соединен с входом сброса первого 3О интегратора и с первым входом распределителя импульсов, второй выход формирователя импульсов соединен с входом сброса второго интегратора, третий выход .формирователя импульсов соединен с

3S входом сброса третьего интегратора и с вторым входом распределителя импульсов; четвертый выход формирователя импульсов соединен с третьим входом распределителя импульсов, первый, второй и третий

40 выходы которого соединены с управляющими входами соответственно первого, второго и третьего коммутаторов, а четвертый выход — с первым входом логического элемента эквивалентности, выход

45 третьего интегратора через нуль-орган связан с вторым входом логического элемента эквивалентности, выход которого соединен с управпяющим входом второго двухпоэиционного переключателя, а также тем, что выход первого элемента памяти соединен с дополнительным входом первого коммутатора. )

На чертеже представпена схема устройства.

Устройство содержит коммутатор 1, интегратор 2, инвертор 3, двухпоэиционный переключатель 4, интегратор 5, коммутатор 6, элементы памяти 7 и 8, из88 4 бирательные фильтры 9 и 10, элемент 11 памяти, элемент 12 сравнения, усилитель

13, широтно-импульсный модулятор (ШИМ) 14, логический элемент эквивалентности 15, коммутатор 16, интегратор 17, нуль-орган 18, формирователь

19 импульсов, распределитель 20 импульсов, двухпозиционный переключатель 21.

Устройство работает следующим образом.

Преобразование производится эа 6 тактов в течение шести полупериодов опорного напряжения Vg

Производится формирование двух периодических последовательностей из четырех нходных сигналов О,, — О4, полученных от синусно-косинусных датчиков и опорного сигнала по закону: 1, 2, О, 2 — 1, О, 1 ... и 3, 3, 3, 4, 4, 4, 3, путем поочередного интегрирования текущих значений сигналов в моменты времени, соответствуюппте экстремумам первой гармоники несущей частоты (и минимуму квадратурной помехи, а также четных гармоник) и запоминания интеграла на время между моментами интегрирования. (Знак «- возле порядкового номера сигнала обозначает интегрирование последнего). Время интегрирования определяется периодом импульсных помех. 3атем осуществляется формирование широтно-импульсного сигнала путем сравнения второй последовательности с опорным сигналом и периодическое интегрирование первой последовательности синхронно с широтно-импульсным сигналом.

После этого производится выборка и перезапомьйание попарных произведений, содержащихся в результирующем сигнале, расположенттых в периодической последовательности через равные интервалы времени, и Выделение переменных составпятотцих запомненных сигналов, представпяющих результат вычиспения.

Распределитепь 20 импульсов в определенной последовательности подключает к входам интеграторов 2 и 17 источники опорного и перемножаемых напряжений на. время импульсов фиксирования. Указанные моменты времени соответствуют максимуму первой гармоники несущей частоты сигнала и минимуму квадратурной помехи. По окончании импульса на выходе интегратора 2(17) запоминается напряжение, пропорциональное амплитуде первой гармоники входного сигнала, свободное от помех, так как интеграл от квадратуры высших четных гармоник и импульсных помех за время импульса

5 9227 фиксирования равен нулю, Перед следующим импульсом фиксирования интеграторы обнуляются, а затем операция повторяется с сигналом следующего источника. Первое и второе умножаемые напряжения от 5 датчика первого угла U < и О чередуются с опорным напряжением 0о на выходе интегратора 2 по закону 1202-1-01 и т.д.

В течение пятого и шестого тактов с выхода распределителя 20 импульсов на вход элемента 15 эквивалентности поступает импульс, который в совокупности с сигналом нуль-органа 18 определяет положение переключателя 21, через который коммутирующий сигнал с выхода

llIHN 14 поступает на управляющий вход переключателя 4. Тем самым определяется правильный знак сигнала, поступающего на интегратор 5. На время действия сигнала с выхода распределителя 20 им- 20 пульсов псаожение переключателя 4 изменяется.

Третье и четвертое умножаемые напряжения (U g и 04 ) интегрируются и запоминаются интегратором 17. При этом частота их чередования в три раза нкке частоты опорного напряжения.

На выходе, интегратора 5 формируется сигнал, величина которого в течение каждого такта прямо пропорциональна 30 произведению длительности управляющих импульсов на амплитуду входного напряжения. При этом знак фиксируемого напряжения определяется фазами ипи полярностями входных сигналов. Перед началом каждого нового широтно-модулированного импульса интегратор 5 обнуляется. Таким образом производится поочередное перемножение входных напряжений V< и Vg, Vq и О, V0 и 0 ; 40 4 е . H 4 1 UO " Llß.

В моменты времени, когда сигнал на выходе интегратора 5 содержит в произведении опорное напряжение 00, он фиксируется элементом памяти 11 и в виде 4 отрицательной обратной связи подается на вход усилителя 13. Таким образом создается замкнутый контур регулирования, что обеспечивает точность преобразования, так как нелинейности характеристик блоков преобразователя остаются скомпенсированными.

1. Устройство для вычислении синуса и косинуса суммы двух углов, содержащее первый коммутатор, соответствующие входы которого соединены с шинами си»" нусной и косинусной составляюших перво55 го угла и с шиной опорного напряжения, второй коммутатор, соответствующие входы которого соединены с шинами синусной и кОсинуснОЙ составляюших второго угл&е третий коммутатор, выходы которого соеКаждый из двух элементов памяти 7 и 8 поочередно фиксирует напряжение, пропорциональное произведению то одной, то другой пары перемножаемых сигналов.

На выходе второго запоминающего элемента 7 будут фиксироваться nooseредно, через равные интервалы времени напРЯжениЯ пЬЬ1II Ко 1ОЪ " 0 аЬд К01. 04

II

Соответственно на выходе запоминающего элемента 8 будут фиксироваться напряжения Оц, = КО 04 и g ц=КН О4

На выходе иэбирательных фильтров 9 и 10, выделяющих переменную составшпвшую сигнала, будут действовать выходные напряжения переменного тока, амплкгуды которых равны соответственно ц ), Q +U Ug)

К . 1ЬМх

Ч (lj 4 Ъ 1)

К ьь х.

Указанные формулы соответствуют формулам преобразования координат или вычисления синуса и косинуса суммы двух углов.

При этом частота выходного сигнала будет в три раза менвше частоты опорного напряжения. Устройство одинаково пригодно для перемножения входных напряжении как постоянного, так и переменного тока, имеющих в общем случае разную форму, частоту и фазу.

: Если сигнал с выхода одного из элементов памяти 7 и 8 подается на дополнительный вход первого или второго не-. реключателя, то при соответствующем временном тактовом распределении импульсов обнуления и фиксирования происходит повторное умножение запомненного сигнала на другие.

Таким образом можно получить произведение трех и более сомножителей, а введя дополнительные элементы памяти, возведение указанных сомножителей в

-ю степень.

Технико-экономический эффект от использования изобретения определяется улучшением метрологических и массогабаритных характеристик и возможностью расширения функциональных возможностей.

Формула изобретения

922788 динены с входами соответственно первого второго н третьего элементов памяти, и элемент сравнения, первый вход которого соединен с выходом третьего элемента nàìÿòè, а выход - с входом усили- 5 теля, о т л и ч.а ю щ е е с я тем, что, с пелью повышения быстродействия и точности, устройство дополнительно содержит три интегратора, инвертор, широтно-импульсный модулятор, нуль-орган, распределитель импульсов, формирователь импульсов, логический элемент эквивалентности, первый и второй двухпозиционные переключатели н первый и второй избирательные фильтры, подключенные к выходам соответственно первого и второго элементов памяти, выход первого ком-, мутатора соединен с входом первого интегратора, выход которого через инвертор и непосредственно соединен с соот-. 20 ветствующими входами первого двухпозиционного переключателя, выход которого соединен с входом второго интегратора, выход второго коммутатора соединен с входом третьего интегратора, выход второго интегратора соединен с входом третьего коммутатора, выход третьего интегратора соедннен с вторым входом элемента сравнения, выход усилителя соединен с нф лощинным входом î-импульс- ЗО ного модулятора, выход которого через второй двухпозиционный переключатель соединен с первым и вторым управляюшими входами первого двухпозиционного переключатся, шина опорного напряжения соединена с входами синхронизации широтно-импульсного модулятора, распределителя импульсов и формирователя импульсов, первый выход которого соединен с входом сброса первого интегратора и с первым входом распределителя импульсов, второй выход формирователя импульсов соединен с входом сброса второго интегратора, третий выход формирователя импульсов соединен с входом сброса третьего интегратора и с вторым входом распределителя импульсов, четвертый выход формироцателя импульсов соединен с третьим входом распределителя импульсов, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго .и третьего коммутаторов, а четвертый выход — с первым входом логического элемента эквивалентности, выход третьего интегратора через нульорган связан с вторым входом логического элемента эквивалентности, исход которого соединен с управляющим входом второго двухпозиционного переключателя.

2. Устройство по и. 1, о т л и ч а ющ е е с я тем, что, с пелью расширения класса решаемых задач, выход первого элемента памяти соединен с дополнительным входом первого коммутатора.

Источники информации, принятые so инимание при экспертизе

1. Авторское свидетельство СССР

34 374620, кл. G 069 7/22, 1971.

2. Авторское свидетельство СССР

М 436364, кл. 6060 7/22, 1972 (прототип) .

922788

Составитель Г. Осипов

Редактор Л. Гратилло Техред Л. Пекарь Корректор С, Щекмар

Заказ 2584/66 Тираж 732, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, -35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4