Устройство для управления многоканальным вибростендом

 

ОГ} ИСАНИЕ

Союз Советскик

Социапиетичвсиик

Рвспубпии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

{61) Дополнительное к авт. санд-ву(22) Заявлено 30. 0 t . 80 (21) 2902375/18-2тт с присоединением заявки М(Si) N. Кл. (05 В 11/32

Рв)длратвиивй камктвт

СССР (26}Приоритет

Опубликовано 30 О." ° 82 ° Бюллетнь .ив 16

Дата опубликования описания 30 0" 82 дв делам изобретений к открытий (53) УДК62-50 (088. 8) >

% I

Ю. Д. Прокопенко, В. С. Роженцев и В. 1Н йвкуйов,т -,:. е

1 т ыь

Специальное конструкторское бюро испы телйюйт,,ьтвтиин п . ; (72) Авторы изобретения (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ УЛРАВЛЕНМЯ МНОГОКАНАЛЬНЫМ

ВИБРОСТЕНДОМ

Изобретение относится к автоматике, а более конкретно к устройствам управ-. ления многоканальными вибростендами, предназначенными для испытания конструкций на вибропрочность.

Известно устройство управления вибростендом, в котором испытуемый объект устанавливается на виброплатформу, приводимую в колебательное движение двумя или несколькими параллельно ра-. „, ботающими вибровозбудителями. Синфаэная работа вибровозбудителя обеспечивается при помощи обратных связей 113.

Недостатком укаэанного устройства является невозможность реализации заданных фазовых, сдвигов колебаний вибровоэбудителей.

Наиболее близким является устройство. для управления вибростендом, со" держащее последовательно соединенные генератор тактовых импульсов, преоб" разователь код - частота и делитель частоты, а также по числу исполнитель-, ных механизмов каналы управления, каждый из которых состоит из после" довательно соединенных: реверсивного счетчика, цифроаналогового преобразователя, сумматора, гидроусилителя, вибровозбудителя и датчика обратной связи, выход которого через усилитель подключен к второму входу сумматора(.2)

Недостатком извест.ного устройства является невысокая точность, так как каждый контур, автоматического регулирования имеет отличнун> от другого фазово-частотную характеристику, что приводит к несоответствию реальных. фазовых сдвигов колебаний в точках приложения воздействия вибровозЬуди" телей заданным фазовым сдвигом.

Цель изоЬретения — повышение точности устройства.

Указанная цель достигается тем, что в каждый канал управления введе" ны задатчик и последовательно соединенные усилитель-ограничитель, цифровой фазовый детектор и цифровой блок коррекции,. выход которого подключен

3 92466 к входу реверсивного счетчика, вторал группа входов к соответствующим выходам задатчика, а третья группа входов к соответствуюц|им выходам преобразователя код - частоты, причем вход и выход д лителя частоты соединены соответственно с вторым и третьим входами цифрового фазового детектора, а вход усилителя-ограничителя подключен к выходу датчика обратной связи,.

На Фиг. 1 представлена структурная схема устройства для управления многоканальным вибростендом для упрощения схемы на ней показано 2 канала, 15 в общем случае количество каналов не ограничено)", на Фиг. 2 - функциональная схема цифрового фазового детектора; на фиг. 3- временные диаграммы, поясняющие работу цифрового фазового рв детектора; на фиг. 4 - фазовые сооТНо шения, поясняющие работу цифрового блока коррекции фазовых сдвигов; на фиг. 5 - функциональная схема цифрового блока коррекции фазовых сдвигов. Б

Устройство для управления многоканальными вибростендами содержит генератор 1 тактовых импульсов, преобразователь 2 код - частота, делитель 3 частоты, цифровые блоки 4 и 5 зо коррекции, цифровые Фазоцые детекторы 6 и 7, задатчики 8 и 9, реверсивные счетчики 10 и 11, цифроаналоговые преоЬразователи 12 и 13, сумматоры

14 и 15, гидроусилители 16 и 17, виб- 5 ровозбудители 18 и 19, испытуемый обьект 20, датчики 21 и 22 обратной связи, усилители 23 и 24, усилителиограничители 25 и 26.

В качестве генератора 1 тактовых 4О импульсов может Ьыть использовано любое из известных устройств, способное Формировать последовательность импульсов заданной частоты.

Преобразователь 2 код - частота предназначен для Формирования последовательностей импульсов, частота которых пропорциональна задаваемому коду.

Делитель 3 частоты представляет собой обычный асинхронный двоичный счетчик, сигнал на выходе которого является опорным.

Задатчики 8 и 9 представляют. собой переключатели, работающие в двоично-десятичном коде.

Усилители 23 и 24 предназначены для масштаЬирования сигналов обрат1

5 4 ной связи, снимаемых с датчиков 21 и 22, Усилители-ограничители 25 и 26 предназначены для клиппирования сигналов оЬратной связи с датчиков 21 и 22 перемещения, в результате чего на выходе усилителей-ограничителей присутствуют последовательности импульсов напряжения с постоянной амплитудой, Длительность импульсов, частота следования и временный сдвиг между сигналами точно соответствуют длительности полупериодов, частоте и фазе сигналов обратных- связей, снимаемых с датчиков 2! и 22. Необходимое равенство частот клиппированного сигнала обратной связи и опорного сигнала достигается уравниванием коэф- фициентов пересчета частоты у делителя 3 частоты, у реверсивных счетчиков 10 и 11 и у цифроаналоговых преобразователей 12 и 13.

Цифровые фазовые детекторы 6 и 7 предназначены для определения сдвига

Фаз между опорным сигналом и клиппированным сигналом обратной связи. Фазовый детектор (фиг. 2) представляет собой устройство, выполненное на логических элементах, и содержит одновибраторы 27 и 28, элементы 2И-НЕ

29-35, BS-триггеры 36 и 37 и элементы 2И 38 и 39.

Цифровые блоки 4 и 5 коррекции фазового сдвига (Фиг. Я представляют собой логическую схему, осуществляющую коррекцию Фазовой ошибки в каждом канале вибростенда, и которая содержит элементы 2И-НЕ 40-46, 3И-НЕ

47 и 48, 2И 49-59, 3И 60 и 61, ИЛИ-HE

62-64, йЯ-триггеры 65-70, одновибраторы 71-73 и реверсивный счетчик 74 с предустановкой. Входы предустановки этого счетчика поразрядно соединены с выходами переключателей S и 9 задания фазовых сдвигов.

Работу устройства управления многоканальными системами (фиг. 13 рассмотрим на примере одного из каналов, в который входят генератор 1 тактовых импульсов, преобразователь 2 кодчастота, делитель 3 частоты, которые являются обцими для всех каналов вибростенда, цифровой блок 4 коррекции фазовых сдвигов, цифровой Фазовый детектор 6, задатчик 8, реверсивный счетчик 10, цифроаналоговый преобразователь 12, сумматор 14, гидроусилитель 16, вибровозбудитель 18, датчик

5 924665, 6

21 перемеще ия, усилитель 23 и у:или- Таким дбразом, сдвиг фаз между тель-ограничитель 25. опорным сигналом и клиппированным сигналом обратной связи равен . Импульсы с генератора 1 тактовых о мпульсов поступают на вход преобра- ь »., и эователя 2 код частота. На выходе преобразователя 2 код - частота формируется последовательность импульсов частоты, где f = NF, N - -коэффициент деления реверсивного счетчика

E0 ; F — - рабочая частота вибростенда, и две вспомогательные импульсные последовательности частотой 4f и f/2. где Х,5 - количество импульсов частоты f, прошедших через

"Временные ворота ", N< - количество импульсов, приходящихся на один градус.

N„ зависит от разрядности цифроаналогового преобразователя и равно

2-1

Nt =,, где и - разрядность цифроаналогового преобразователя.

Отсюда следует, что аф = — - —:180 .

< 4 о

2-1

Для удобства рассмотрения режимов работы цифрового блока 4 коррекции фазовых сдвигов представим фазовый угол Ф = 360О в виде прямой линии (Фиг. 4а), где -180 - максимальный фазовый сдвиг, на который сигнал обИмпульсная последовательность частотой f поступает на делитель 3 частоты, цифровой блок 4 коррекции и цифровой фазовый детектор 6. Импульсные последовательности частотой 4К и f/2 подаются на входы арифметикологического устройства и коррекции фазовых сдвигов. Делитель 3 частоты формирует последовательность импульсов частоты Г, которая является опор25 ной и подается на вход цифрового фазового детектора 6. Сигнал, снимаемый с датчика 21 обратной связи, одновременно поступает на вход усилителя-ограничителя 25 и через усилитель зо

23 на второй вход сумматора 14, на первый вход которого поступает задающий сигнал с выхода цифроаналогового преобразователя 12.

Клиппированный сигнал обратной связи с выхода усилителя-ограничителя 25 поступает на вход цифрового фазового детектора 6, который Формиру о ет в каждый период положительный импульс "Временные ворота ", длительнссть которого пропорциональна фазовому сдвигу между опорным сигналом, снимаемым с выхода делителя 3 часто"

45 ты, и клиппированным сигналом обратной связи, приходящим с выхода усилителя-ограничителя 25. "Временные ворота" заполняются импульсами частоты f количество которых находится в линейной зависимости от величины фазового сдвига. Последнее достигает" ся тем, что "Временные ворота" эапол/ няются импульсами той же частоты, которая поступает в делитель 3 частоты, и через цифровой блок 4 коррекции фа- 55 зовых сдвигов в реверсивный счетчик

10, управляющий работой цифроанало" гового преобразователя 12.

Цифровой фазовый детектор формирует сигнал, определяющий знак фазо" вой ошибки. Отставание по фазе от с

0 до 180 клиппированного сигнала обратной связи от опорного расцениваится как запаздывание, а отставание на угол больший 180> но меньший

360 - как опережение.

Кроме сигнала, определяющего знак

Фазовой ошибки, цифровой фазовый детектор формирует еще сигналы абсолютной величины запаздывания и абсолютной величины опережения.

Цифровой фазовый детектор (фиг.2) представляет собой логическое устрой" ство, которое реализует указанные выше функции. Временные диаграммы, поясняющие работу цифрового фазового детектора, представлены на фиг. 3.

В каждом канале сдвиг фаз задается, измеряется и поддерживается отно" сительно опорного сигнала, который

Формируется делителем 3 частоты.

В зависимости от заданного значения фазового сдвига в синхронизируемом канале и от значения Фазового сдвига, отработанного в данном канале < 4@ ., коррекция фазовых сдвигов осуществляется цифровым блоком в трех режимах.

7 924665 8 ра ной связи может опережать опорный сигнал; 0 " фаза опорного сигнала;

+180 - максимальный фазовый сдвиг в сторону отставания сигнала обратной связи относительно опорного.

Возможен случай, когда отработанный системой сигнал запаздывает отно- сительно заданного значения фазового сдвига

gpng < 9o с i 180 . 1о

В этом случае ошибка по фазе равна

0ш ото. "3a и графически показана на Фиг. 4ф .

Ошибка за па зды вания Ч о р комп енсируется подачей, в реверсивный счет" чик 10 цифро-аналогового преобразователя импульсое частоты 4К, поступа. ющих из преобразователя код - частота.

Поступление импульсов частоты 4f ( е реверсивный счетчик 10 по сравнению с импульсами частоты f поступающими е делитель 3 частоты, формирующий опорный сигнал, приводит к тому, что фаза задающего сигнала в синхронизируемом канале изменяется в 4 раза быстрее, чем в опорном.

Количественно это выражается следующим образом:

М = No- Nyag + М, где Nq -количество импульсов частоты.

К, прошедших через "Временные ворота" цифрового Фазового детектора; Nyac» количество импульсов, пропорциональных заданному Фазовому сдвигу в канале; N - текущее количество импуль35 сов частоты f, поступивших из преобразователя 2 код - частота в делитель

3 частоты, формирующий опорный сигнал, в период времени компенсации фазовой

<0 ошибки запаздывания. Этим учитывается текущее изменение Фазы в опорном сигнале, поскольку процесс компенса ции Фазовой ошибки проходит в конеч" .ном промежутке времени.

В случае., когда отработанный си" стемой сигнал запаздывает относительно опорного сигнала, но опережает заданный фазовый сдвиг

0 С

При этом фазовая ошибка определяется выражением: Ро = F)® — 9ов и графически показана на фиг. 4 е .

Фазовая ошибка опережения ф компенсируется подачей импульсов частоты f/2, приходящих с преобразователя код - частота на вход реверсивного счетчика l0, количество которых равно 12 »5 »в где Иь - количество импульсов частоты, прошедших через "Временные ворота" цифрового фазового детектора;

Ng - количество импульсов, пропорциональних заданному Фазовому сдвигу в канале.

В случае (фиг, 4 ), когда отрабо- танный системой сигнал опережает по фазе опорный сигнал

-1800(q,tnp C Q

Фазовая ошибка равна

Фаваз =9ачо ж фазовая ошибка опережения о@ g также компенсируется подачей в реверсивный счетчик 10 импульсов частоты

f/2, Поступление импульсое частоты

f/2 в реверсивный счетчик 10 цифроаналогового преобразователя 12 по сравнению с импульсами частоты f, поступающими в делитель 3 частоты, формирующий опорный сигнал, дает замедление фазы в 2 раза в синхрониэи" руемом канале.

Количественно эта компенсация выражается следующим образом:

N-Na+ а

Цифровой блок 4 коррекции Фазового сдвига (фиг. 5) работает следующим образом.

В исходном состоянии RS-триггеры

65 и 68 находятся в состоянии, при котором на их инеертирующих выходах присутствует потенциал логического

"0", а на инвертирующих выходах RSтриггеров 66, 67, 69 и 70 - потенци-ал логической "1". В реверсивный счетчик 74 с предустановкой записана информация о фазовом сдвиге с переключателя 6 задания Фазового сдвига.

С выхода элемента 64 на вход реверсивного счетчика 10 цифроаналогового преобразователя 12 поступают импульсы частоты f.

На арифметическо-логическое устройство и коррекции фазового сдвига с фазового детектора 6 подаются сигналы.

Сигнал Uy представляет собой два потенциала: потенциал логической "1" и потенциал логического "0".

В том случае, когда Ут соответствует потенциалу логической "1", имеется случай запаздывания.клиппированного сигнала обратной связи относительного опорного, и положительные

11 9246 прохождение сигнала U« на суммирука1ий вход реверсивного счетчика 74 с предустановкой. Первый импульс час-. тоты f сигнала U

По окончании положительного импуль- 0 са сигнала U» определяющего абсолютное значение запаздывания, закрываются "Временные ворота" в фазовом детекторе, и сигнал У„ не приходит на арифметическо-логическое устройство 4 коррекции фазового сдвига. Позаднему фронту положительного импульса сигнала U срабатывает одновибратор 72, поскольку на двух блокиру" ющих входах его присутствуют потенци- 20 алы логической "1", пришедшие с инвертируюц его выхода БЯ-триггера 37

Фазового детектора 6 и с инвертирующего выхода RS-триггера 65. Одновибратор вырабатывает короткий отрицательный импульс, который проинвертировавшись элементом 42, проходит на входы двух элементов 47 и 48. Эти элементы управляются противофазными сигналами, приходяцими с инвертиру- ЗО ющего и неинвертирующего выходов

RS-триггера 67. Элемент 48 управляется также сигналом с инвертярующего выхода 1Б-триггера 66 . Этот-.сигнал после момента g>yap = фойер представ" ляет собой потенциал логической "1".

На неинвертирующем выходе RS-тригге" ра 67,присутствует потенциал логической "1", на инвертирующем - "0", поэтому, положительный импульс с выхода 4о элемента 42, проинвертировавшись, проходит через элемент 48 и поступает на R входы RS-триггеров, 68 и 69 и на S вход RS-триггера 70. RS-триггер

69 не изменяет своего состояния., à 4s

IG-триггеры 68 и 70 изменяют свои состояния на противоположные.

Таким образом, на неинвертирующем вьыходе йЯ-триггера 68 - потенциал логического "0", а на неинвертирующем выходе BS-триггера"70 - потенциал логической "1".

С этого момента времени начинается процесс компенсации фазовой ошибки. Потенциал логической "1" с неин" вертирующего выхода RS-триггера 70 подается на один из входов элемента 57, на другой вход которого посту"

65 12 пают импульсы частоты 4f, приходящие с преоЬразователя 2 код " частота, Импульсы частоты 4Е проходят через элемент 57 и элемент 64 на реверсивный счетчик 10, управляющий работой цифроаналогового преобразователя 12.

Поступление импульсов частоты 4f в реверсивный счетчик 10 приводит к более быстрому изменению их состояния, чем делителя 3 частоты, формирующего опорный сигнал, куда постоянно приходят импульсы частоты Е, и так как существует связь между количеством импульсов и фазовым сдвигом, то это приводит к изменению фазы выходного сигнала цифроаналогового преобразователя относительно опорного сигнала на величину, которая определяется следующим образом, С неинвертируюцего выхода ЛЯ"триггера 70 потенциал логической "1" по" ступает также и на входы- элементов

52 и 55. Импульсы частоты 4f поступает через элемент 55 и элемент 63 н вычитающий вход реверсивного счетчика 74 с предустановкой. Через элемент 52 и элемент 62 импульсы частоты Е поступают на суммирующий вход реверсивного счетчика 74 с предустановкой. Подача импульсов частоты f на суммирующий вход реверсивного счетчика 74 с предустановкой необхо. дима для того, чтобы в период времени компенсации фазовой ошибки запаздывания учесть текущее изменение фа" зы опорного сигнала.

В момент равенства числа импульсов, определяющих собой фазовую ошибку запаздывания, плюс количество импульсов частоты f, поступивших в период компенсации на суммирующий вход реверсивного счетчика 74 с предустановкой, и количество импульсов частоты 4Е, поступивших на вычитающий вход реверсивного счетчика 74 с предустановкой, на выходе последнего появляется короткий положительный импульс, который проходит через элемент 45 на один из R в,ходов RS-триггера 67. На управляющем входе элемента 43, который соединен с выходом элемента 50, присутствует потенциал логического "0", поскольку сигнал

Ug после окончания положительного импульса, определяющего абсолютное значение запаздывания, представляет собой потенциал логического "0". На выходе элемента 51 присутствует по9 924665 10 импульсы сигнала lJg несут информацию поскольку на входе элемента 53 приоб абсолютной величине запаздывания. сутствует потенциал логического "0", если 0 соответствует потенциалу поступающий сюда с выхода элемента 49, логического "0", имеется случай опе- на входе которого присутствуют также режения клиппированным сигналом об- g потенциалы логического "0". На одном ратной связи опорного сигнала, и по- из двух управляющих входов элемента ложительные импульсы сигнала U 60 присутствует потенциал логического в этом случае несут информацию об "0", подаваемый сюда с инвертирующеабсолютной величине опережения. го выхода RS триггера 67.

Сигнал Ц представляет собой пач-1о После прихода на вычитающий вход ки импульсов частоты К, прошедших реверсивного счетчика 74 с предустачерез "Временные ворота". Количество навкой количества импульсов, равного импульсов в пачке пропорционально числу, записанному в него с задатчифазовому сдвигу. ка 8 фазового сдвига, на выходе реРассмотрим случай, когда верси в ного с чет - и ка 74 с предустанов-. у щ О кой появляется короткий положительный

На вход элемента 41, элемента 50, импульс. Этот импульс свидетельствуодновибратора 72 с фазового детекто- ет о равенстве ЯаР =- P)0g . Все по.ра, 6 приходит сигнал 13р, представля- следующие импульсы, приходящие через ющий собой положительный импульс, щ "Временные ворота", уже представляют на вход элемента 40, на входы элемен- величину фазовой ошибки и поступают тов 50 и 51 и блокировочный вход од- они на суммирующий вход реверсивного. новибратора 72 с фазового детектора счетчика 74 с предустановкой. Осущестб

6 с инвертирующего выхода RS-тригге- вляется это следующим образом. ра 37 приходит сигнал Оу, который а Короткий положительный импульс с представляет собой потенциал логичес- выхода реверсивного счетчика 74 с кой "1". На входы R RS-триггеров 65 . предустановкой, инвер-,ируясь, ripoxou 66, на входы элементов 53, 60 и 61 дит через элемент 43, на другом вхос фазового детектора 6 приходит сиг- де которого присутствует потенциал нал Цц, который представляет собой щ логической "1", подаваемый с элеменпоследовательность импульсов часто- та 50 и несущий информацию о том, что. ты f, заполняющих Временные. ворота". имеется случай запаздывания и что поПервый приходящий импульс переводит ложительный импульс, определяющий

RS-триггер 65 в противоположное со- абсолютное значение .запаздывания, еще стояние, при котором на его инверти- не закончился. Через элементы 44 и 45 рующем выходе появляется потенциал импульс с выхода реверсивного счетчилогической "1", и, тем самым, по од- ка 74 с предустановкой не проходит„ ному. из блокировочных входов одновиб- поскольку они блокированы потенциалараторов 71 и 72 снимается запрет. ми логического "0", приходящими соответственно с элемента 40 и элемента

Применение RS-триггера, осуществля- 51. Короткий отрицательный импульс ющего блокировку одновибраторов 71 и подается с выхода элемента 43 на вхо72, необходимо для того, чтобы циф ды ВЯ-триггеров 66 и 67 и переводит ровой блок 4 коррекции не реагировал . их .в противоположное состояние, при на "Временные ворота", длительность котором на инвертирующих выходах Gy"

45 которых меньше, чем период следова- дет присутствовать потенциал логичесния заполняющих импульсов частоты f. кого "О". Назначение RS-триггера 66

Сигнал Кщ проходит через элементы описывается ниже. Потенциал логичес61 и 63 на вычитающий вход реверсив- кого "0" с инвертирующего выхода ного счетчика 74 с предустановкой.

RS-триггера 67 поступает на один из

Прохождение сигнала U g через элемент. входов элемента 47 и на один из вхо

61 обусловлено тем, что на двух дру" дов элемента 61, запрещая тем самым гих входах присутствуют потенциалы,прохождение сигнала Ц на вычиталогической "1", приходящие с выхода ющий вход реверсивного счетчйка 74 элемента 50 и инвертирующего выхода - с предустановкой. Потенциал логичесRS-триггера 67. Через элементы 63 кой "1" с неинвертирующего выхода и 60 и элемент 62 на суммирующий ВБ-триггера 67 поступает на один из вход реверсивного счетчика 74 с пред- входов элемента 48 и на один из вхо" установкой сигнал 00 не поступает, дов элемента 60, Разрешая тем самым

924

13 тенциал логической," 1", который и разрешает прохождение импульса через элемент 45 íà R вход BS-триггера 67, который возвращается в исходное со" стояние. По перепаду потенциал логической "1" - потенциал логического:

"0" на неинвертирующем выходе BSтриггера 67 сработает одновибратор

73, и на его выходе появится короткий отрицательный импульс, который вернет RS-триггер 65 в исходное состояние.

Приход короткого" отрицательного импульса на вход предустановки. "С" реверсивного счетчика 74 с предус" 1 тановкой приводит к записи информации о заданном значении фазового сдвига с переключателя 8 задания фа-зового сдвига в . реверсивный счетчик

74 с предустановкой. По этому импуль- 2о су возвращается в исходное состояние

BS-триггеры 65, 68 и 70, что приводит к тому, что в реверсивный счетчик 10 цифроаналогового преобразователя l2 проходят уже импульсы частоты Е, а не 4Х. На этом процесс из" мерения и компенсации фазовой ошибки запаздывания закончен, и устройство переходит в режим ожидания до следу" ющего периода измерения. 30

BS-триггер 66 необходим для того, чтобы в случае, когда фазовый сдвиг сигнала на выходе цифроаналогового преобразователя соответствует заданному значению относительно опорного сигнала, т.е. 9 щ р = g )aa цифровой блок 4 коррекции фазового сдвига не изменил частоты, поступающей в реверсивный счетчик 10 цифроаналогового преобразователя 12. 4р

Если после прихода отрицательного импульса с выхода элемента 43 íà S вход RS-триггера 66 импульсы частоты

f не приходят íà R вход этого же триггера, то потенциал логического

"0" с инвертирующего выхода этого триггера запретит прохождение импульса с одновибратора 72 через элемент

48 на S вход RS-триггера 70 и вход

R BS-триггера 68. Вместо этого импульс пройдет через элемент 46 на один из R входов RS-триггера 67 и вернет его в исходное состояние. Ilo перепаду потенциал логической "l потенциал логического "0" на неинвер" тирующем выходе RS"òðèããåðà- 67 срабо-: тает одновибратор 73, и короткий от« рицательный импульс с его выхода по665 14 падает на S вход RS-триггера 68 и на R входы RS-триггеров 69 и 70, но не изменит их состояния. Одновременно по этому we импульсу произойдет перепись информации о фазовом сдвиге с переключателя 8 задания фазового сдвига в реверсивный счетчик 74 с предустановкой, и вернется в исходное состояние RS-триггер 65.

Устройство готово к новому периоду измерения и компенсации фазовой оаиб" ки а

Рассмотрим случай, когда 0 С ярд 4

cPgaq, т.е. имеет место отставание по фазе синхронизируемого канала относительно опорного, но опережение относительно заданного значения фазового сдвига. Как и в предыдущем слу» чае, импульсы, прошедшие через "Временные ворота ", будут поступать на вычитающий вход реверсивного счетчика 74 с предустановкой, но в отличие от предыдущего случая, "Временные ворота" закроются раньше, чем произой дет сравнение поступившего количест" ва импульсов с числом, заданным задатчиком 8 Фазового-сдвига.

По заднему фронту положительного, импульса сигнала Ug сработает однови@ратор 72 и выработает короткий отрицательный импульс, который теперь уже пройдет через элемент 47, так как BS-;òðèããåð 67 не изменял своего состояния, поскольку не было момента

ЧЪ1пР = Р аЯ . Короткий отрицательный импульс с выхода элемента 47 поступит на вход элемента 56 и один из

В входов RS-триггера 67, который изменит свое состояние на противополож" ное. С выхода элемента б короткий отрицательный импульс поступает на Б вход RS-триггера 69 и B входы BS""òðèãгеров 68 и 70. Это приведет к тому, что на неинвертирующих выходах RSтриггеров 68 и 70 будут присутствовать потенциалы логического "0", а на неинвертирующем выходе Ю-триггера 69 появится потенциал логической

"1", который поступит на один из входов элемента.58 и на один из входов элемента Я.

С этого момента времени начинается процесс компенсации фазовой ошибки опережения.

Импульсы частоты К/2 поступают одновременно через элементы 58 и 64 на вход реверсивного счетчика lu цифроаналогового преобразователя 12 и через элементы 54 и 63 на вычитающий

15 вход реверсивного счетчика 74 с предустановкой. Таким образом, при поступлении импульсов частоты f/2 в реверсивный счетчик цифроаналогового преобразователя осуществляется отставание по Фазе данного синхронизируемого сигнала по отношению к опорному, где в делитель 3 частоты попрежнему поступают импульсы час- оты Х. Это отставание будет происходить до тех пор, пока количество импульсов частоты f/2 с учетом количества импульсов частоты К, поступивших за время действия полож 1тельного импульса сигнала Ug на вычитающий вход реверсивного счетчика 74 с предустановкой не станет равным числу, записанному в этот счетчик с задатчика 8 фазового сдвига. В момент равенства на выходе реверсивного счетчика 74 с пред- о установкой появится короткий положительный импульс, который через weмент 45 пройдет на один из R входов

Ю-триггера 67 и вернет его в исходное состояние.

По перепаду потенциал логической

"1" - потенциал логического "0" на неинвертирующем выходе ЙЯ-триггера

67 сработает; одновибратор 73 и вернет устройство в исходное состояние. Это приведет к тому, что в реверсивный счетчик 10 цифроаналогово" го преобразователя 12 будут проходить импульсы частоты f, а не f/2. На этом

35 заканчивается процесс измерения и компенсации фазовой ошибки опережения, и цифровой блок коррекции фазового сдвига переходит в режим ожида-. ния до следующего периода измерения. о

В случае, когда — «u ь iа т.е. синхронизируемый сигнал опережает по фазе опорный сигнал, исходные состояния элементов такие же, как и с в предыдущих случаях. Сигнал U представляет собой потенциал логического

"0", который блокирует одновибратор

72, и перепады потенциалов на его входе не приводят к его срабатыванию в этом режиме. Вместе с тем на выходе элемента 40 появляется потенциал логической "1", который разблокирует одновибратор 71 по одному иэ блокировочных входов. На входы элемента

49 приходит сигнал U, представляющий собой положительный импульс, и потенциал логической "1" с выхода элемента 40. На выходе элемента 49

16 появится потенциал логической "1" и разрешит прохождение сигнала Ua( через элементы 53 и 62 на суммирующий вход реверсивного счетчика 74 с предустановкой, увеличивая число, записанное в нем. По первому импульсу частоты f сигнала Иц RS"триггер

65 переходит в противоположное состояние, и потенциал логической ",1" с его инвертирующего выхода разблокирует одновибратор 71.

Пс окончании положительного имI пульса сигнала U1, определяющего абсолютное значение опережения, перепадом потенциал логической "1" - потенциал логического "0" запустится од» новибратор 71 и выработает короткий отрицательный импульс, который переведет в противоположное состояние

RS-триггер 67, и этот же импульс пройдет через элемент 56 и переведет

RS òðèããåðû 68 и 69 в противоположное состояние. Это приведет к тому, что импульсы частоты f/2 будут поступать через элементы 58 и 64 на вход реверсивного счетчика 10 цифроаналогового преобразователя 12 и через элементы 54 и 63 на вычитающий вход реверсивного счетчика с предустановкой 74, с этого момента закончен процесс измерения, и начинается процесс компенсации фазовой ошибки. Дальнейшая работа устройства аналогична предыдущему случаю с той лишь разницей, что импульс равенства содержи" мого реверсирного счетчика с предустановкой с количеством импульсов частоты f/2, поступивших на его вычитающий вход в процессе компенсации, пройдет на R вход RS-триггера 67 че- рез элемент 44, так как на управляющем входе его находится потенциал логической " 1", представляющий собой инвертированный сигнал U>, определяющий знак фазового сдвига.

Скорректированные сигналы .с выхода цифроаналогового преобразователя 12 подаются на,сумматор 14, на второй вход которого подаются через усилитель 23 сигналы с датчика 21 обратной связи. На выходе сумматора 14 формируется раэностный сигнал, который воздействуя на гидроусилитель 16, приводит к тому, что положение стола вибровоэбудителя 18 изменяется, изменяется и сигнал, с выхода датчика

21 обратной связи, поступающий на вход усилителя 23 и на вход усилите-.

17 92 ля-ограничителя 25, что в конечном итоге приводит к коррекции фазы сигнала в каждом иэ синхронизируемых каналов.

Применение предлагаемого устройства управления многоканальными системами позволяет за счет повышения точности поддержания установленных фазовых сдвигов между синхронизируемыми каналами повысить точность воспроизведения задаваемых воздействий, что позволяет получить определенный технико"экономический эффект.

4665 18 будителя и датчика обратной связи, выход которого через усилитель подключен к второму входу сумматора, отличающееся тем, что, с целью повышения точности устройства, в каждый канал управления вве" дены задатчик и последовательно соединенные усилитель-ограничитель, цифровой фазовый детектор и цифровой

to блок коррекции, выход которого подключен к входу реверсивного счетчика, вторая группа входов к соответствующим выходам задатчика, а третья группа входов к соответствующим вы" м ходам преобразов;.теля код - частота, причем вхоД и выход делителя частоты соединены соответственно с вторым и третьим входами цифрового фазового детектора, а вход усилителя-ограни" щ чителя подключен к выходу датчика обратной связи. формула изобретения

Устройство для управления много" канальным вибростендом, содержащее последовательно соединенные генератор такФовых импульсов, преобразователь код - частота и дели1Ъль частоты, а также по числу исполнительных механизмов каналы управления, каждый из которых состоит из последовательно соединенных реверсивного счетчика, цифроаналогового преобразователя, сумматора, гидроусилителя, вибровоз1

Источники информации, принятые во внимание при экспертизе

2s 1. Патент США И 3700588 кл. 73-716, опублик. 1972.

2. Патент США И 3911732, кл. 73-716, опублик. 1973 (прототип).