Универсальный цифровой преобразователь координат

 

Союз Соввтскик

Социалистмчвскик

Рвсттублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свяд-ву (22) Заявлено 280480 (21) 2950295/18-24 (5l)M. Кл.

G 06 F 7/548 с присоединением заявки М

1Ьеударстаанай кеиктет

CCCP

II0 делан изабретелкй и открытий (23) Приоритет

Опубликовано 300482. Бюллетень М 16

Дата оиубликования описания 30.04.82 (53) УДК 681. 3 (088.8) В.Ф.Евдокимов, Б.К.Крыжный, П.А,Тарчук, Н.П.Тимошенко и И.E.Öûãàíîâñêèé

172) Авторы изобретения ь

Институт электродинамики АН Украинской Ст".Р и Опытно-конструкторское технологическое . бюро института металлофизики АН Украинской ССР"--- -" (71) Заявители (54) УНИВЕРСАЛЬНЫЙ ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

КООРДИНАТ

Йзобрет ение относится к автома= тике и вычислительной технике и может быть использовано в цифровых устройствах и системах, предназначенных для обработки информации, представленной в виде координат.

Известен цифровой преобразователь координат, выполняющий поворот прямоугольных координат на плоскости и преобразование прямоугольных координат в полярные и содержащий сум" матор адреса, элемент И, блок постоянной flBHRlH группу элементов И-ИЛИ, регистр адреса, блок управления, задающий генератор, а также два блока вычисления координат, каждый из коis торых состоит из сумматора коорди" нат, элемента И, элемента И-ИЛИ; элемента ИЛИ и регистра координат $13.

Наиболее близким по технической сущности к предлагаемому является цифровой вычислитель координат вектора, содержащий два регистра, четыре сумматора, четыре умножителя, два

2 сдвигателя, два блока элементов И, блок управления и дешифратор 121.

Недостатками известных преобразователей являются невысокое быстродействие и ограниченные функциональные возможности.

Цель изобретения - увеличение быстродействия при одновременном расширении функциональных возможностей.

Поставленная цель достигается тем, что s универсальный цифровой преобразователь координат, содержащий дешифратор, два регистра, три сумматора, три умножителя, сдвига" тель и блок управления, введены два регистра, три группы элементов И-НЕ, блок вычисления обратной величины, блок элементов ИСКЛОЧАЮЩЕЕ ИЛИ, блок памяти зон, блок выбора коэффициентов, блок анализа знака и три буферных блока, причем первые выходы буферных блоков соединены с информационными входами соответственно первого,второго и третьего регистров

470Т 4 тов И, умножит елей, сдви гателя и блока выбора коэффициентов соединены соответственно с выходами первой второй, третьей, четвертой пятой и

1 шестой групп блока управления, уп" равляющие входы блока вычисления обратной величины и блока айализа знака соединены с третьим и четвер" тым выходами блока управления соот10 ветственно.

Каждый буферный блок содержит три мультиплексора и шесть регистров, информационные входы первого мультиплексора являются входами бу1s ферного блока, выход первого мультиплексора соединен с информационными входами регистров, выходы регистров с первого по четвертый соединены с информационными входами

3В второго мультиплексора, выходы всех регистров соединены с соответствующими информационными входами третьего мультиплексора, выходы второго и третьего мультиплексоров являются

25 соответственно вторым и первым вы,содами буферного блока, управляющие входы мультиплексоров и регистров являются управляющими входами Ьуферно- . го блока.

Блок выбора коэффициентов содержит дешифратор, мультиплексор и блок памяти коэффициентов, вход которого соединен с выходом дешифратора, вход которого является информа3$ ционным входом блока выбора коэффициентов, выход блока памяти коэффициентов соединен с информационным входом мультиплексора, первый управляющий вход которого является

Ю первым управляющим входом блока вы" бора коэффициентов, второй управляющий вход которого соединен с вторым управляющим входом мультиплексора и адресным входом дешифратора.

Блок управления содержит блоки

43 памяти программы вычисления вида преобразования и характеристик зон, счетчик, регистр, схему сравнения, коммутатор, генератор импульсов, мультиплексоры, блоки задания режима, пять элементов И и элемент И-НЕ, причем выходы с первого по восемнадцатый и с девятнадцатого по тридцать

3 g2 и с первыми входами соо1ветственно первого, второго и третьего суммаI торов, вторые входы которых соединены с вторыми выходами соответствующих буферных блоков, выходы сумматоров соединены с первыми входами соответствующих буферных блоков, выходы первого, второго .и третьего регистров соединены с информационными входами элементов И-HE соответствующих групп, выходы элементов И"НЕ которых соединены с первыми входами соответствующих умножителей, вторые входы которых соединены с вторыми выходами соответствующих буферных блокбв, третьи входы умножителей соединены с первыми выходами соответствующих буферных блоков, первые выходы умножителей соединены с соответствующими входами блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые выходы умножителей соединены с вторыми, третьими и четвертыми входами каждого буферного блока, выход блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управляющим входом блока управления первым управляющим входом блока выбора коэффициентов и с информационным входом четвертого регистра, выход которого соединен с первым ин" формационным входом дешифратс4>а и с информационным входом блока выбора коэффициентов, второй управляющий вход которого соединен с первым выходом блока управления и адресным входом дешифратора, второй информационный вход которого соединен с вторым выходом блока управления, выход дешифратора подключен к входу блока памяти зон, выход которого соединен с четвертыми входами умножителей, выход блока выбора коэффициентов подключен к пятым входам бу- ферных блоков, первый выход трет ьего буферного блока и выходы третьей группы элементов И-НЕ соединены с входами сдвигателя, выход которого соединен с шестым входом третьего буферного блока, седьмой вход которого через блок вычисления обратной величины соединен с выходом сдвигателя, первый вход блока анализа знака соединен с первым входом первого буферного блока, информационные вхо- ды буферных блоков и входы с второ го по четвертый блока анализа знака являются информационными входами преобразователя, управляющие входы буферных регистров, групп элеменшестой блока памяти программы вычисления соединены с первыми и вторыми управляющими входами соответственно с первого по восемнадцатый мультиплексоров,первые и вторые информационные входы которых соединены соответ5 924701 6 ственно с выходом первого блока за" третьего по шестой подключены к индания режима и выходом девятнадцато- формационным входам с первого по четго мультиплексора, выходы мультип- вертый девятнадцатого мультиплексолексоров с первого по восемнадцатый ра, пятый вход которого соединен с являются. выходами первой группы бло- s выходом двадцатого мультиплексора, ка управления, выходы с тридцать управляющие входы которого соединены седьмого по сороковой блока памяти с выходами блока памяти характериспрограммы вычисления соединены с уп- »тик зон и являются выходами шестой равляющими входами соответственно группы блока управления, вход блока с первого по четвертый элементов И, 16 управления соединен с информационинформационные входы с первого по ейным входом блока памяти характерис-. третий элементов И соединены с вы- тик зон, первый и второй информаходом пе »вого блока задания режима, ционные входы двадцатого мультиплеквход которого соединен с выходом сора соединены соотв н ны соответственно с выгенератора импульсов и информацион- 1% ходами седьмого и восьмого блоков ным входом пятого элемента И, вы- задания режима, выход девятнадцато" ход которого соединен с входами с го мультиплексора соединен с управвторого по восьмой блоков задания режима, выход второго блока зада- ционный вход которого соединен с ния режима соединен с информацион- 26 выходом генератора импульсов, выход ным входом четвертого элемента И, коммутатора соединен с тактовым вховыход которого соединен через эле- становочные входы комент И-НЕ с вторым выходом блока уп- торого соединены с первыми выходами равления, выход четвертого элемен" та И является выходом второй груп- 25 вторые выходы которых соединены с пы блока управления, выходы с сорок установочными х д р т новочными вхо ами регистра, вход первого по шестьдесят седьмой блока блока памяти вида р р и еоб азования является входом задания режима блока памяти программы вычисления является выходами первой группы блока уп- Управлени, д и авления выхо счетчика соединен равления, ы я в ходы шестьдесят восьмой зв с входом блока памяти программы вывхо схемы сравт есят девятый блока памяти прог- числения и первым входом схе ой по ключен к упаммы вычисления являются выходами AR нения, выход KoTopl под раммы вычис той группы блока управления, выходы равляющему входу генера р не ато а импультои групп сов второй вход схемы сравнения сое"

, c, семидесятого по семьдесят второи т блока памяти программы вычисления З5 динен с выходо ре р м регистра.

На фиг. 1 представлена блок-схема являются выходами третьей группы .блока управления, выходы с семьде- предлагаемого преобразователя; на сят третьего по семьдесят пятый фиг.2 -, блок-схема буферного блока; блока памяти программы вычисления на фиг.3 - матрица сумматоров умно соединены с управляющими входами „о жителя, имеющая древовидную структуевятнадцатого мультиплексора и бло- ру; на фиг.4 — блок-схема блока девят

СКЯОЧДЯЕЕ ИЛИ;на фиг ° 5 - блок-схема ка памяти xарaктepиcwик зон и явля" ИСКЯОЧйЯ ;на ется первым выходом блока управле- коэффицие ; фи . нтов на фиг.6 - блок-схема ния семьдесят шестой выход блока блока управления. б т ммы вычисления являет- Преобразователь содержит ло- 3 буферные сумматоры 4 - 6 ся третьим выходом блока управления, ки о блока памя- регистры 7 - 9, группы семьдесят седьмои выход ло

И-HE умножители 13 " 15т е инен с ментов ти программы вычисления со д ния: сдвигатель, лок о

16 б 17 братной вевторым выходом блока управления, l8 ИСКЛОЧАЮЩЕЕ ИЛИ, выхо блока памя- личины, блок

Я ти программы вычисления является

21 .блок 22 выбора коэффивыходом первои группы б у р блока и авле- РегистР,. лок в циентов; блок 23, управления, блок 24 ния, семьдесят девятый выход блока анализа знака. памяти программы вычисления соедиПервыи уферныи

П " б фе " блок 1 содержит нен с управляющим входом пятого элемультиплексор, реги

25 истры 26 - 31 мента И, восьмидесятый выход блока и мультиплексоры 32 и 33. Второй памяти программы вычисления являетбуферныи лок.

" б . 2 содержит мультипся чет вертым выходом блока управлелексор 3, регистры

4, 35 - 40 мульния, выходы блоков задания режима с о

15 ло

2S зо

35 типлексоры 41 и 42. Третий буферныи блок содержит мультиплексор 43, регистры 44 - 49, мультиплексоры 50 и 51 Блок 22 выбора коэффициентов содержит дешифратор 52, блок 53 памяти коэффициентов и мультиплек" сор 54. Преобразователь имеет информационные входы 55 - 57, входы блока выбора коэффициентов 58 " 61.

Блок управления содержит блок 62 памяти программы вычислений, блок 63 памяти вида преобразования, счетчик 64, регистр 65, схему 66 сравнения, коммутатор 67, генератор 68 импульсов, блоки 69 - 75 задания режима, мультиплексоры 76 и 77, блок 78 задания режима, элемент И

79, блок 80 памяти характеристик зон, мультиплексоры 81 - 98, we"" менты 99 - 101 И, элемент И-НЕ 102, элемент И 103, вход задания режима 104.

Блок ИСКЛОЧАЮЩЕЕ ИЛИ (фиг.4) может быть реализован, например, на многоразрядном сумматоре по модулю два.

Блок памяти программы вычисления

62 представляет собой постоянное запоминающее устройство, предназначенное для хранения программы выполнения всех шести видов н1оординатных преобразований. Оно включает в себя 96 строк длиной 80 двоичных разрядов каждая. Блок 62 разбит по вертикали на шесть частей, в каждой из которых хранится программа выпол нения соответствующего координатного преобразования. Информация, записанная в блоке 62, используется для управления работой всего предлагаемого устройства либо непосредственно, т.е. поступая прямо на уп" равляющие входы соответствующих функциональных блоков, либо опосредованно, поступая на входы элементарных мультиплексоров 81 - 98, элементов И 79, 99 - 101, элементы И-НЕ 102, а также блок памяти характеристик зон 80. Блок 62 реализован на 30 интегральных микросхемах, типа 155РЕЗ (32 8-разрядных слова каждая).

Первый участок длиной 40 разрядов используется для управления процессом записи в регистры 7 - 9, 21, 26 - 31, 35 - 40 и 44 - 49. Каждому из регистров буферных блоков соответствует в блоке 23 управления отцельный элементарный мультиплексор, а на участке 1 строки блока 62 - два разряда. При считывании данной строки два управляющих разряда (для каждого из регистров) появляются на выходе блока 62 и поступают на управляющие входы соответствующего о элементарного мультиплексора, разрешая или блокируя тем самым про" хождение через него импульсов записи к синхровходу соответствующего регистра.

Разряды 37 - 40 участка 1 хранят информацию, управляющую. процессом записи в регистры соответственно 7 "

21. Содержание разрядов 37 - 40 поступает на входы элементов И соответственно 99 - .101 и 79, на другие входы которых поступают импульсы записи от блоков задания режима соответственно 75 и 78, Участок Н длиной 27 разрядов содержит девять трехразрядных слов, каждое из которых поступает на управляющие входы соответствующего мультиплексора буферных блоков, управляя тем самым прохождением информации через данный мультиплексор.

Участок Ш, длиной два двоичных разряда, предназначен для непосредственного управления работой сдвигателя 16. Наличие единицы в разряде 68 приводит к записи информации во входные регистры сдвигателя. Наличие единицы в разряде 69 разрешает в сдвигателе сдвиг одного из взаимнонормализованных операндов на восемь разрядов вправо, наличие нуля - запрещает.

Участок iV длиной три разряда содержит три одноразрядных слова каждое из которых непосредственно управляет соответствующей группой элементов И"НЕ 10 - 12. Наличие единицы в любом из разрядов 70 - 72 приводит к появлению на выходе соответствующей группы И-НЕ двоичного числа, целиком состоящего из единиц.

Наличие нуля соответствует прохождению через рассматриваемый блок И-НЕ поступающего на его вход двоичного числа.

Участок V содержит трехразрядный код включаемой операции из следуюимная нормализация, s1п g";iicos f ";

"arctg g га . При вычислении любой из вышеназванных четырех функций код соответствующей функции поступает на управляющие входы дешифратора 20, 924701

2S, дешифратора 52, блока 22 выбора коэффициентов и адресные входы блока 80 памяти характеристик зон, обуславливая тем самым выборку из соответственно блока 19 памяти зон, блока 53 памяти выбора коэффициентов и блока 80 памяти характеристик зон информации именно о данной функции.

При выполнении любой из четырех вышеназванных операций трехразряд- 10 ный код операции поступает на управ" ляющие входы мультиплексора 77, об" уславливая подключение к его выходу блока задания режима, соответствующего выполняемой операции. При вы- )S числении функции мультиплексор 77 пропускает на выход информацию с выхода мультиплексора 76, т.е. с выхода блока задания режима 74 либо 75.

Участок V I содержит одноразряд- р0 ное слово, которое используется для непосредственного управления записью операнда в блок вычисления обратной величины. Наличие единицы в разряде 76 разрешает запись.

Участок Ч! содержит одноразряд" ное слово, которое подается на один иэ управляющих входов дешифратора

20, вызывая, в случае наличия единицы в разряде 77, появление на его выходе адреса строки блока 19 памяти, в .которой записано двоичное слово, состоящее целиком из единиц. . Участок Vill содержит одноразрядный код управления сдвигом в регистрах 28, 37, 46 и 47, который посту" пает на управляющий вход сдвига этих регистров. Наличие единицы в разряде 78 разрешает сдвиг информации в регистрах 28, 37, 46 и 47 на один разряд влево, Участок IX содержит одноразрядный код режима работы, который поступает на вход элемента И 103 и разре.шает прохождение импульСов от гене4S ратора 68 на входы блоков задания режима 69 - 74 и 78 (при наличии единицы в разряде 79). Единица в разряде 79 соответствует этапу выполнения одной из операций либо вы50 числения одной из функций.

Участок X содержит одноразрядный код управления записью информации в блок 24 анализа знака.

Блок памяти вида преобразования 63 содержит шесть строк, на каж"

SS дой из которых записаны адрес начальной и конечной строки той части блока 62 памяти, в которой записана программа выполнения координатного преобразования соответствующего вида. По входной информационной шине поступает адрес строки блока 63 памяти, соответствующий реализуемому виду преобразований. Появле, ние информации на выходе блока 63 приводит к ее записи в счетчик 64 адрес начальной строки) и регистр

5 (адрес конечной строки). Одновременно запускается генератор 68 импульсов. Схема 66 сравнения, фик-, сируя момент дост лужения конечной строки данной зоны блока 62, останавливает генератор 68 импульсов, завершая тем самым процесс выполнения данного координатного преобразования.

Блоки 69 - 72 задания режима обеспечивают выполнение операций соотная нормализация", формируя импульсы, длительность которых определяет" ся длительностью выполнения соответствующей операции.

Блок 73 задания режима соответствует вычислению функции, когда аналиэируеная зона - единичная.

Блок 74 задания режима соответствует вычислению функции в случае полной или неполной анализируемой зоны кусочно-линейного представления функции.

Длительность импульса блока 74 задания режима больше длительности импульса блока 73 задания режима.

Наличие импульса, выработанного соответствующим .блоком задания режи" ма, на выходе второго мультиплексора 77 блокирует прохождение импульсов генератора 68 через коммутатор 67 на вход счетчика 64, обеспечивая выполнение данной операции или вычисление данной функции в течение требуемого для этого времени, Задний фронт импульса соответствующего блока задания режима, поступая на второй информационный вход элементарных мультиплексоров 81 - 98. обеспечивает запись результатов выполнения операции либо вычисления функции в те из регистров 26 - 31, 35 - 40., 44 - 49, на втором управляющем входе элементарных мультиплексоров которых присутствует логическая единица.

Блок 75 задания режима обеспечивает задержку импульса генератора 68 на время прохождения информации че4

11 9247 рез соответствующий мультиплексор соответствующего буферного запоминающего блока.

Задний фронт импульса, выработанного блоком 75, обеспечивает запись 5 информации в те из регистров 26 - 31, 35 - 40, 44 — 49, íà первый управляющий вход элементарных мультиплексоров которых поступает из блока 62 логическая единица, а также в те из регистров 7 -. 9, на управляющем входе элементов И которых присутствует единица.

Блок 78 задания режима вырабатывает импульс, по заданному фронту которого происходит запись информации в регистр 21. Импульс проходит через элемент И 79 на вход регистра 21 лишь йри наличии единицы на другом входе элемента И 79, что on" ределяется содержанием разряда 40 строки блока 62.

Импульс блока 78, пройдя через элемент И-НЕ 102, поступает на адин из управляющих входов дешифратора

20, обуславливая формирование на его выходе адреса первой строки той части блока 19, которая соответствует вычисляемой функции. Содержание этой строки будет присутствовать на выходе блока 19 s течение длительности импульса блока 78 задания режима.

Следует отметить, что при изменении разрядности операндов, т.е. изменении времени выполнения данной операции или вычисления данной функции, необходимо изменить и длительность импульсов соответствующих блоков задания режима.

Блок 80 памяти характеристик зон представляет собой постоянное запоминающее устройство, состоящее из четырех строк (по числу вычисляемых функций), каждого из которых содер" жит <число разрядов, равное числу зон разбиения диапазона изменения аргумента соответствующей функции.

Каждый из разрядов любого блока 80 представляет собой характеристику соответствующей зоны разбиения. Наличие единицы в данном разряде означает, что соответствующая зонаполная или неполная. Наличие нуля означает, что соответствующая зона5S единичная. При вычислении данной функции, код функции поступает из блока 62 на управляющие входы блока 80, обуславливая считывание со01 12 ответствующей строки. Номер искомой зоны, поступая из блока элементов

ИСКЛЮЧАЮЦЕЕ ИЛИ 18 на адресные входы блока 80, выбирает соответствую" щий разряд данной строки. При появлении единицы на выходе блока 80, первый мультиплексор 76 пропускает импульс блока 74 задания режима.

При наличии нуля первый мультиплексор 76 пропускает импульс блока 73 задания режима, на управляющий вход мультиплексора 54 блока 22 выбора коэффициентов поступает нуль с выхода блока 80, что приводит к появлению на выходе мультиплексора

54 коэффициентов К и в данной единичной зоны диапазона изменения аргумента вычисляемой функции.

Блоки 69 - 74 и 78 могут быть выполнены на основе микросхем типа 155 АГ1. Элементарные мультиплексоры 81 " 98 реализованы на основе микросхем типа 155 ЛР1, Блок 24 анализа знака содержит свой, местный узел управления, который не раскрыт в данном описании из"за простоты.

Универсальный цифровой преобразователь координат выполняет следующие координатные преобразования.

1. Преобразование из одной трехмерной прямоугольной системы координат в другую х„

У =

Z„ нусовв

2. Преобразование из одной двухмерной прямоугольной системы координат в другую

А В х +дх у +ьу

3. Преобразование из трехмер" ной прямоугольной системы координат в сферическую r

Ц arctg - з<ч., Q - arct9 — 0

xQ + yQ

4. Преобразование из сферической системы координат в трехмерную прямоугольную

924701,Р х + у l V arctg - -; х

- 3<Ч М

6. Преобразование иэ полярной системы координат в двухмерную прямоугольную х = p соэЧ; у =я sloe >=3(4 3

Следует отметить, что преобразователь функционирует с числами с фиксированной запятой, т.е. поступаю щие на вход устройства координты представлены в относительных единицах (по аболютной величине меньше или ревны единице). Так, уголы 8 иЩ представлены относительно чис- ла М

Запись чисел в регистры, сдвиг хранящихся в регистрах двоичных чисел, управление работой мультиплексоров осуществляется по сигналам, поступающим иэ блока 23 управления.

Поэтому, для кратности и простоты изложения, в дальнейшем, используя выражения "число А записываем в регистр В", сдвигаем число А в регистре В вправо (влево) на Г разрядов, на выходе мультиплексора С присутст" вует число й", мы будем подразуме-. вать, что для этого соответственно на управляющий вход записи регист" ра В иэ блока 23 управления посту" пает импульс записи, на управляющий вход сдвига регистра В поступает К импульсов сдвига, а на управляющйй вход мультиплексора С иэ блока 23 управления - соответствующий код.

Для вычисления функций вида где )Q) - наименьшее целое число, большее или равное Q.

Далее простым способом определяются величины m1, е, а также чис50 ло P участков аппроксимации в каждой из неполных зон. Обычно число участков аппроксимации не превышает 30 - 40. Каждая зона или участок характеризуются значением аргумента в граничных точках (узлах аппрокси- . мации). Значения аргумента в граничных узлах зон и участков заносятся в блок 19 памяти эон, состоящий иэ

13 х = Г cos f cosQ;, y — Г s i и Чх

xcosQ; Z r.sin Q;

- 3i с 9 < 3; P g Q g N.

5. Преобразование из двухмерной прямоугольной системы координат в полярную

Q ф; Q = arctgg; Qsin и О

= cos f, которые встречаются в вышеперечисленных координатных преобразованиях, используется метод кусочно-линейной аппроксимации. Диапазон изменения аргумента разбивается.на определенное число участков, длины которых определяют по известным формулам. Для каждого участка аппроксимации определяются коэффициенты

Ь и k (у kx + Ь) " выражение для каждого участка аппроксимирующей ломаной. Вычисление функции проводится путем определения участка аппроксимации, которое выполняется сравнением данного значения аргумента с значением аргумента в узлах аппроксимации, Таким образом определяется исполь зуемый участок аппроксимации, затем иэ памяти извлекаются соответствующие ему коэффициенты Ь и k и осле чего осуществляется вычисление эна" чения аппроксимирующей функции у =

=kx+Ь.

В преобразователе используется метод ступенчатогь определения используемого участка аппроксимации.

Весь диапазон измерения аргумента . представляется состоящим из (g - 1) зон. Каждая из эон содержит не более (g - l) участков аппроксимации.

Пусть имеется Й участков аппрокси26 мации, тогда

М m<(g - 1) + m

2s m - число неполных зон, т.е. зон, содержащих менее, чем

:(9 - 1) - участков аппроксимации;

m >- число единичных зон, т.е.

30 зон, состоящих иэ одного участка аппроксимаций.

Для сокращения времени выполнения координатных преобразований, при разбиении диапазона изменения ap" гумента на зоны, следует стремиться к уменьшению величины m + в и к увеличению величины пъ . Оптимальное ,(с точки зрения быстродействия) раз" .биение на зоны следует осуществить следующим образом:

1) ай - и - (g - 1)1

2) (m <+ my) дй

3) в * (9-1) - (а +my) 924701

15 четырех частей соответственно вышеупомянутым четырем функциям. На первой строке каждой из частей записаны значения аргумента в граничных узлах (g " 1) зон (слева направо, в направлении увеличения значений аргумента).

На следующих (m + m ) строках записаны значения аргумента в гранич" ных узлах участков аппроксимации со- 10 ответствующих полных зон. Так, на второй строке записаны значения ар" гументов в граничных узлах для участ ков первой зоны (полной или неполной) и т.д.

Коэффициенты К и В записаны в блоке 53 памяти коэффициентов блока выбора коэффициентов 22. Блок 53 памяти коэффициентов также состоит из четырех частей соответственно четы" щ рем функциям. Каждая из частей состоит из m + m 1 + m строк. Каждая строка блока 53 содержит коэффициенты Ь и k для всех участков соответствующей зоны в порядке возрастания 25 их (участков) порядкового номера (фиг.5). Оба блока памяти могут быть выполнены на основе микросхем типа

КД917А (диодные сборки). Каждое из чисел, записанных в блоке 19 памя- So ти зон, представляет собой дополни тельный код соответствующего значе" ния аргумента, взятого со знаком

"минус".

Определение используемого участка аппроксимации осуществляется в мат ричных умножителях 13 - 15. Каждый из них содержит матрицу элементов И, иэ которых 2nr элементов - трехвхо" довые, остальные - двухвходовые, а также матрицу сумматоров, имеющую древовидную структуру. На фиг.3 приведена структура такой матрицы сумматоров для m = 8 {m - разрядность множителя). Кружками обозначены иразрядные сумматоры {n - разрядность множимого, n ), m).

Число rn-разрядных сумматоров в верхней строке дерева сумматоров, ко. торая обозначена на фиг.3 пунктиром., равно наибольшему четному числу, 50 меньшему или равному m. Каждый из

rn-разрядных сумматоров верхней строки дерева сумматоров выполнен по схеме сумматора с частично"групповым переносом (» = 100 - 150) нс.

SS

Входы каждого из r :-разрядных сумматоров верхней строки соединены с выходами 2п трехвходовых элементов И

16 таким образом, что на выходах первой группы из и элементов И присутствует одно слагаемое для данного сумматора, на выходах второй группы из и элементов И " другое слагаемое.

На первые два входа каждого из трехвходовых элементов И поступают соответствующие разряды множимого и множителя. Для осуществления операции сравнения на данном п-разрядном сумматоре на третий вход каждого из и элементов первой группы трехвходовых элементов И поступает соответствующий разряд данного значения аргумента, а на третий вход каждого из и элементов второй группы - соответствующий разряд значения аргумента в граничном узле (отрицательное число в дополнительном коде). При наличии единиц на первом и втором входах .каждого из 2 и трехвходовых элементов И, на выходах первой и второй групп этих элементов присутствуют соответственно данное значение аргумента и значение аргумента в каком-либо граничном уэле; т.е. в данном сумматоре выполняется операция сравнения. В умножителях 13 — 15 имеется с = 3 -раэ1 и рядных сумматоров, в которых выполняет ся сравнение, т.е. в предла гаемом устройстве возможно одновременное выполнение сравнения данного значения аргумента со значениями аргумента в с = 3 г граничных узлах.

При наличии единицы на третьем входе каждого иэ 2г трехвходовых элементов И, в умножителях 13 - 15 осуществляется умножение.

Рассмо(рим процесс вычисления в предлагаемом устройстве функции

cos у . Значение (в относительных единицах ) записано в регистрах, на" пример, 27, 36 и 45 соответственно блоков 1 - 3. По сигналам из блока 23 управления на выходах мультиплексоров 33, 42, 51 и групп элементов И-НЕ 10 - 12 устанавливаются двоичные числа иэ я единиц. Тем са-. мым на первых двух входах каждого. из трехвходовых элементов И умножителей 13 — 15 устанавливаются единицы. Иэ блока 23 управления на адресные входы дешифратора 20 и дешифратора 52 блока 53 поступает адрес тех из частей блока 19 памяти зон и блока 53, в которых хранятся соответственно. значения аргумента и коэф, фициентов Ь, k для функции cos g

17 924701 18 (пусть это будет первая часть). Од- строки, которое представляет собои новременно на выходах мультиплексо- значения аргумента в узлах аппроксиров 32, 41 и 50 присутствует данное мации, входящих в анализируемую зону ° значение аргумента - .

Иэ блока 23 управления на второй g происходит процесс сравнения, в ревход дешифратора 20 поступает дво- зультате чего на выходе блока ичное (е <+ my+ 1)-разрядное число ИСКЛЮЧАЮЩЕЕ ИЛИ 18 появляется g-разрядвида 1000....0. С выхода дешифрато- ный адрес искомого участка аппроксира оно поступает на адресный вход мации. Адрес участка аппроксимации первой части блока 19 памяти зон, !в поступает на управляющий вход 59 на выходе которой появляется содер- к о а 54. На вхо 58 ешифжание первой строки этой части gnразрядных чисел, каждое иэ которых держащей искомый „часток р и часток апп оксимапредставляет собой значение аргумен- ции С выхода дешифратора 52 этот та . в соответствующем граничном 15 адрес поступает на адресные входы (для эон) узле аппроксимации Каж- первой части блока памяти коэффицидое из gn-разрядных двоичных чисел ентов 53. При этом на выходе бло(со знаком "минус" в дополнительном ка 53 появляется содержимое строки, коде поступает на вход соответствую- которая соответствует анализируемой щего и --разрядного сумматора верх- zo зоне. Содержание этой строки предней строки Умножителей 13 - 15, на ставляет собои коэффициент К и Ь другой вход которого поступает дан- всех участков аппроксимации, входяное значение аргумента у . В каждом щих в данную зону. а д у из э1их сумматоров происходит сравt типлексора 54 появляют фф ц

54 появляют ся коэйаициен" нение вышеупомянутых значений аргу- 25 ты !; и 5 искомого участка аппроксимента. мации.

Если данное значение аргумента f Если- анализ числа G в блоке 23 больше значения аргумента в данном управления показывает, что аналиэиграничном узле, то на выходе сравне- руемая зона единичная, чная то число 6 ния сумматора присутствует О, если зв записывается в регистр 21, на управменьше или равно -1. Выход сравне- ляющий вход 60п мультиплексора 54 ния каждого из g сумматоров верхней одновременно поступает код 0...0, строки соединен с соответствующим а на выходе этого мультиплексора, входом блока ИСКЛЮЧАЮЩЕЕ NlN 18, ко- появляются коэффициенты K и Ь искоторый одержит (g - 1) элементов 35 мого участка аппрокси ац и. Вычисле"

ИСКЛЮЧАКЩЕЕ ИЛИ.Способ соединения: ние Функции Q = Yf, Я = агсЩ g, и Q = s! ri выполняется полностью выходов сравнения сумматоров со входами блока ИСКЛЮЧАЮЩЕЕ ИЛИ 18 пока- аналогичным образом. зан на фиг,4. Пусть на вход блока

Рассмотрим работу предлагаемого

ИСКЛЮЧАЮЩЕЕ ИЛИ !8 поступает с -раз- 4 Рассмотрим ра у р дл

Р Д я ное число вида 000011! )1 Н устройства при осуществлении следуюа (- ) щих трех координатных преобразова" выходе этого блока формируется (g - 1) щих Р разрядное число 6 = 000100... 00. По- ний.

П еобразование из одной т рехмерзиция единицы в последнем числе ука- Р P ной и ямоугольной системы координат зывае на зону, содержащую данное <> < Р в другую. значение у .

6 егйстры 26 - 30 блока запи6 блоке 23 управления записаны но- 6 рег стры мера по лных и неполных зон. С выхода . сываются оо ся соответственно, х ьх, А, с -, егист ы - блока 2 эаблока ИСКЛЮЧАЮЩЕЕ ИЛИ число G посту- О, В в регистры 35 - 39 писываются соответственно ъ, ьу, пает на вход блока 23 управления, 44 - 48 б который анализирует число G, Если В И S а в регистры - ло° ъ °

С и ка 3 - соответственно t, az, С, число G указывает на полную или не-. полную зону, то оно записывается в P.

Ф б регистр 21, с выхода которого посту- Процесс р бр

П о есс преобразования раэ ит на ат а 26. При этом шесть циклов.

Первый цикл. а выходах на адресных входах первои части бло- . одах ка 19 присутствует адрес анализируе- лексоров 3, 3... 5

" и эоны- На выходе блока -19 появля пр у у 4 - 6 ис тств ют соответственно х, ах ьъ, а -, В сумматорах ется содержимое соответствующвй .его ЭЬЪ 17. у "°

19 92470 проводится суммирование соот ветст" венно Х+ М = х; У +аУ

L + 6L . Результаты суммирования х, ч,i" записываются в ре- гистры соответственно 31, 40 и 49, Второй цикл. На выходах мультиплексоров 32, 41, 50 и на выходе блока 19 памяти зон присутствуют числа из и единиц.

Мультиплексоры 33, 42 и 51 про" ip пускают на выход соответственно х, ч и 1, которые записываются в регистры соответственно 7 - 9. Далее на выходы мультиплексоров .33, 42 и 51 поступают числа соответственно

О, В и Р, а на выходах групп weментов И-НЕ 10 - 12 присутствуют числа соответственно х, ч и 21 .

В умножителях 13 - 15 осуществляется умножение соответственно D-x !

1 1 20

В. Ч, Р-2, результаты которого, пройдя через мультиплексоры соответственно 25, 34 и 43, записываются в регистры соответственно 36, 27 и 45.

Третий цикл. Аналогичным образом производится умножение <.<, И ч, С.2 результаты которого записываются в регистры соответственно 48, 37 и 29.

Четвертый цикл. Производится умножение А-к, 5-Ч, Й 1, ре:@Льтаты которого записывают ся в регистры соответственно 30, 38 и 46.

Пятый цикл. Аналогично 1 такту, в сумматорах 4 - 6 осуществляется суммирование соответственно В-ч +

+С -, 2 х +И ч, P z + 1х, результаты которого записываются в регистры соответственно 26, 35 и 44.

Шестой цикл. В сумматорах 4 — 6 осуществляется суммирование соответЮ ственно (В ч1 + С z, ) + АХ = Х1,, (0x + Мч) + йт. = ч, (Pz + Rx ) +

+ S 3 = L результаты которого эа" писываются в регистры соответственно 27, 36 и 45.

Преобразование из трехмерной пря» моугольной системы координат в сфе" рическую.

В регистры 28 и 37 заносится координата У, а в регистры 37 и 46 соответственно и х . Координаты У, z и х поступают по,входам соответ" ственно 55 - 57. Для предотвращения переполнения разрядной сетки при .вы" числении 1х + У -+ 1 и Х +У

Ч 0.

$$ координаты Ч, х, 2. умножаем на масштабный коэффициент 2, для чего в регистрах соответственно 28 и 47, 1 20

37, 46 осуществляется сдвиг влево на один разряд. Преобразование сосТОИТ Из ПЯТИ ЦИКЛОВ.

Первый цикл. На выходах мультиплексора 51 присутствует, х, который записывают в регистр 9. Далее на выходе этого же мультиплексора появляется ч, после чего обе координаты х и ч записываются в сдвигатель 16.

После этого в устройстве осуществляется параллельно два процесса.

В сдвигателе 16, выполненном на основе сдвиговых регистров, проводится взаимная нормализация координат Х и Ъ, которая заключается в одновременном сдвиге координат х и ч влево до появления единицы в старшем разряде координаты Х . После окончания взаимной нормализации осуществляется сдвиг у на 8 разрядов вправо, что соответствует умножению на масштабный коэффициент 2, которое проводится для предотвращения переполнения разрядной сетки при вычислении функции

9-- arctg

М

Таким образом, диапазон аргумента функции Q = arctg II представляется как 0 с) (1.

В умножителях 13 - 15 осуществляется вышеописанным образом умножение соответственно У-3 =- Ъ;7- 2. =

= 7, Х ° Х = Х, результаты которого записываются соответ ственно в регистры 27, 36, 451 31, .40, 49 и 26, 35, 44. Далее в сумматорах 4 - 6 вы;шеописанным способом проводится суммирование Х1-+ У1-, в результат которого записывают . в регистры

29, 38 и 47. После этого в сумматорах 4 - 6 проводится суммирование (Х + 3 ) + Z, результат которого записывают s регистры 26 и 35.

Нормализованную вышеописанным способом координату у записывают в регистр 48, а нормализованный к поступает в блок 17 обратной величины, который реализован на матрице сумматоров. С выхода блока 17 обратной1 величины в личина

Х записывается в регистр 49. Очередность записи результатов умножения, суммирования и т.д. в регистры буферных блоков

1 - 3 устанавливается блоком 23 управления.

21 92

Второй цикл. Вычисляем « я(+ Р

Полученные описанным ранее способом коэффициенчы iC и 9 записываются в регистры 30 и 31. Далее в умножителях 13 - 15 осуществляется умножение соответственно k(х +ЧО-),2.-1, 3- резульч аты которого записы"

1 х ваются в регистры соответственно

29, 49, 27, 36 и 45 (очередность записи результатов умножения следующая 7,, Х, k(X +3 ). После это" го в суммачоре 4 проводится суммирование k(X + > a Ь, резульчач которого ((та за с ) заносится в регистр 30.

Тречий цикл. В умножичеле 13 проводится умножение X<+3(3- 1, результач Ko t 0pOf о. записывается в регисчр 48. Далее в сдвигатель 16 записывают вышеописанным образом Е и

1тд- i< . После етого в преооразввателе параллельно происходит два процесса. Аналогично первому циклу, в, сдвигачеле 16 прово ится взаимная нормализация 2 и Х"-+ "-, нормализованное число Я (-Ъ()- записывают в

1 регистр 48, Ь величину — - в регистр 49. Зачем вычисляюч известным способом arctg .. Для этого поJ х г ученные вышеописанным образом коэффициенты К и В записываются в регистры 28 и 29.

В умножичеле 13 осуществляется

1 умножение К- „, результат которого записывается а регистр 28. Далее в сумматоре 4 проводится сложение

+ b, резульч ат которого

Х (arctg ) заносится в регистр 31

Х

Четвертый цикл. Вычисляют X t3, +а-. (1. л

Коэффициенты К и Ь записываючся в регистры 37 и 38. В умножителях 14 и 15 проводится умножение соответственно k-(Х-+М +2 ).и

Х .+ Р.

1 результаты которого заУ писываются в регистры соответствен" но 373 27, 36 и 45. В су1ммачоре 5 проводится сложение k(x +У+ Р-) + Ь, 4701 22 результат которого X<+4t+2? заносят в регистр 35.

Х - У

Пятый цикл. Вычисляют arctg

2.

Коэффициенты )(. и Ь заносятся в ре:,гистры 28 и 29 . В умножителе 13 ocy1x k +, е аествляется умножение k"() .

1à результат которого записывают, в регистр 26. Далее в сумматоре 4

Р+ < провалится сложение k.-(— ) + Ь, 15 ФФ резульчат которого arctg

2 заносится в регистр 30е

Окончательные значения углов и

Я определяются в блоке 24 анализа знака. На его входы по информационным входам 55 - 57 поступаюч знаки координат Х, а, 2 (зщпх, sig пХ,.

sig n Ä, а с выхода мультиплексо2$ у 1х"- У, ра 33 - значения агссд -"-, а стд — —.

При описываемом преобразовании .блок 24 анализа знака выполняеч следующие операции:

- — 70; х)0; у>0; у = arctg- — х х

- — ) В; х <О; у <О; у = arctg — у--Jt х х — "— (О; хьО; у <0; у = arctg х х —. -- <О; х (О; у> 0; у= arctg — - +)(° е " )(ктн д

Zã >0; Q = arctg (кат с Tl

Z <О; Q = -arctg +

Z 2

Преобразование из сферической системы координат в трехмерную прямо.угольную осуществляется следующим образом. записывается в регистры 26, 35 и 44; Q - в регистры 27 36 и 45;

r - в регистры 31, 40 и 49. Кратко изложим последовательность операций при данном координатном преобразовании.

Первый цикл. Вычисляем cos Ч .

Второй цикл Вычисляем cos Я

Третий цикл. Вычисляем sin. Ч

Четвертый цикл. Вычисляем sir(8(.

S5 формула изобретения

Универсальный цифровой преобразователь координат, содержащий де23 92470

Одновременно умножаем cos Ч cos Я;

5!п Ч- cosQ e

Пятый цикл. Одновременно умножа-. ем г (соз+ cosQ); г (з1пЧ cosQ);, г s inQ. $

Блок анализа выполняет следующие операции:

5! 9 и х з ign (cos 4 ) xз i gn (cosQ)

s i g n " з19 и (з1п. ч ) з19п (cosQ)

sign Z = sig n(sinQ). !

Остальные координатные преобразования 2, 5 и 6 являются частными случаями координатных преобразований соответственно 1, 3 и 4, Зффективность изобретения заклю" чается в расширении функциональных возможностей. Так, если в устройстве-прототипе реализован один вид координатных преобразований (поворот вектора на плоскости), то пред" 26 лагаемое устройство реализует шесть видов координатных преобразований.

Кроме того повышается быстродействие устройства. Сравним длительность выполнения операции поворота вектора на плоскости на угол Я

I в описанном устройстве 1Тп) и в уст11 ройстве-прототипе (Т y):

Т и — — 6 ур+7 1- -.4 и ае+3 умю+ 1 8QA

Т n = и (Йод +,г+ 3цп+ qadi,) э где д - время записи в регистр; время обращения к блоку памяти; время выполнения сумми" рования; 35 время выполнения умножения;

- период импульсов генерато" ра импульсов сдвига; время задержки сигнала в gp логических элементах.

При изменении разрядности п) one. рандов в диапазоне от шести до двадцати и при использовании в устройстве-прототипе параллельного сдвига телл выигрыш по быстродействию от .применения предлагаемого устройства изменяется в диапазоне соответственно m l(= 1,3 до = 1,9.

Предлагаемое устройство характеризуется по сравнению с прототипом существенно меньшей скоростью роста времени работы от разрядности операндов.

24 шифратор, два регистра, три суммато" ра, три умножителя, блок управления и сдвигатель, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него .введены два регистра, три группу элементов И-НЕ, блок вычисления обратной величины, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок памяти зон, блок выбора коэффициен" ов, блок анализа знака и три буерных блока, причем первые выходы буферных блоков соединены с информационными входами соответственно

nepeoro, второго и третьего регистров и с первыми входами соответственно первого, второго и третьего сум" маторов, вторые входы которых соединены с вторыми выходами соответствующих буферных блоков, выходы сумматоров соединены с первыми входами соответствующих буферных блоков, выходы первого, второго и третьего регистров соединены с информационными входами элементов И-НЕ соответствующих групп, выходы элементов И-НЕ которых соединены с первыми входами соответствующих умножителей, вторые входы которых соединены с вторыми выходами соответствующих буферных т блоков, третьи входы умножителей соединены с первыми выходами соответствующих буферных блоков, первые выходы умножителей соединены с соответ" ствующими входами блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые выходы умножителей соединены с вторыми, третьими и четвертыми входами каждого буферного блока, выход блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управляющим входом блока управления первым управляющим входом блока выбора коэффициентов и с информационным вхо" дом четвертого регистра, выход которого соединен с первым информационным входом дешифратора и с информационным входом блока выбора коэффициентов, второй управляющии вход . которого соединен с первым выходом блока управления .и адресным входом . дешифратора, второй информационный вход которого соединен с вторым выходом блока управления, выход де" шифратора подключен к входу блока памяти зон, выход которого соединен с четвертыми входами умножителей, выход блока выбора коэффициентов подключен к пятым входам буферных блоков, первый выход третьего буферного блока и выходы третьей группы

25 92 ,элементов И"НЕ соединены с входами сдвигателя, выход которого соединен с шестым входом третьего буферного блока, седьмой вход которого через блок вычисления обратной величины соединен с выходом сдвигателя, первый вход блока анализа знака соединен с первым входом первого буферного блока, информационные входы буерных блоков и входы с второго по четвертый блока анализа знака являются информационными входами преобразователя, управляющие входы буферных блоков, регистров, групп элементов И, умножителей, сдвигателя и блока выбора коэффициентов соединены соответственно с выходами первой, второй, третьей, четвертой, пятой и шестой групп блока управления, управляющие входы блока вычисления об" ратной величины и блока анализа знака соединены с третьим и четвертым выходами блока управления соответственно.

2. Преобразова1ель по и. 1, о тл и ч а ю шийся тем, что каждый буферный блок содержит три мультиплексора и шесть регистров, информационные входы первого мультиплексора являются входами буферного блока, выход первого мультиплексора соединен с информационными входами регистров, выходы регистров с пер" вого по четвертый соединены с ин- . формационными входами второго мультиплексора, выходы всех регистров соединены с соответствующими инфор" мационными входами третьего мультиплексора, выходы второго и третьего мультиплексоров являются соответственно вторым и первым выходами буферного блока, управляющие входы мультиплексоров и регистров являются управляющими входами буферного блока.

3. Преобразователь по и. 1, о т л и ч а ю шийся тем, что блок выбора коэффициентов содержит дешифратор, мультиплексор и блок па мяти коэффициентов,.вход которого соединен с выходом дешифратора, вход которого является информационным входом блока выбора коэффициентов, выход блока памяти коэффициентов соединен с информационным входом мультиплексора, первый управляющий вход которого является первым управляющим входом блока выбора коэффициентов, второй управляющий

4701 26 вход которого:соединен с вторым управляющим входом мультиплексора и адресным входом дешифратора.

4. Преобразователь по и. 1, о т5 л и ч а ю шийся тем, что блок управления содержит блоки памяти программы вычисления вида преобра" зования и характеристик зон, счетчик, регистр, схему сравнения, коммутатор, генератор импульсов, мультиплексоры, блоки задания режима, пять элементов И и элемент И-НЕ, причем выходы с первого по восемнадцатый и с девятнадцатого по тридцать шестой блока памяти программы вычисtO !

5 ления соединены с первыми и вторыми управляющими входами соответственно с первого по восемнадцатый мультиплексоров, первые и вторые информа26 ционные входы которых соединены соответственно с выходом первого блока задания режима .и выходом девятнадцатого мультиплексора, выходы мультиплексоров с первого по восемнадцатый являются выходами первой группы блока управления, выходы с тридцать седьмого по сороковой блока памяти программы вычисления соединены с уп" равляющими входами соответственно

Ю с первого по четвертый элементов И, информационные входы с первого по третий элементов И соединены с выходом первого блока задания режима, вход которого соединен с выходом генератора импульсов и информационным входом пятого элемента И, выход которого соединен с входами с второго по восьмой блоков задания режима, вы" ход второго блока задания режима сое4о .динен с информационным входом четвертого элемента И, выход которого соединен через элемент И-НЕ,с вторым выходом блока управления, выход четвертого элемента И является выходом

4 второй гочппы блока управления; вы- . ходы с сорок первого по шестьдесят седьмой блока памяти программы вы" числения являются выходами первой группы блока управления, выходы шестьдесят восьмой и шестьдесят де10 вятый блока памяти программы вычисления являются выходами пятой груп" пы блока управления, выходы с семи" десятого по семьдесят второй блока памяти программы вычисления являются выходами третьей группы блока уп.ра вления, выходы с сЬмьдесят т рет ьего по семьдесят пятый блока памяти программы вычисления соединены с

2S

Источники информации, принятые во внимание при экспертизе

3. Авторское свидетельство СССР

У 634439, кл. Qi 06 " >5/34, 1978.

2. Авторское свидетельство СССР И 642712, кл. G 06 F 15/20,1979 (про тотип).

27 92 управляющими входами девятнадцатого мультиплексора и блока памяти харак теристик зон и является первым выходом блока управления, семьдесят шестой выход блока памяти программы вычисления является третьим выходом блока управления, семьдесят .седьмой выход блока памяти программы вычисления соединен с вторым выходом блока управления, семьдесят восьмой

;выход блока памяти программы вычиспения является выходом первой группы блока управления, семьдесят де" вятый выход блока памяти программы вычисления соединен с управляющим входом пятого элемента И, восьмиде" сятый выход блока памяти программы вычисления является четвертым вы" ходом блока управления, выходы блоков задания режима с третьего по шестой подключены к информационным входам с первого по четвертый девятнадцатого мультиплексора, пятый вход которого соединен с выходом двадцатого мультиплексора, управляю1цие входы которого соединены с вы" ходами блока памяти характеристик зон и являются выходами шестой груп"

- пы блока управления, вход блока уп" равления соединен с информационным входом блока памяти характеристик . зон, первый и второй информационные 4701 28 входы двадцатого мультиплексора соединены соответственно с выходами седьмого и восьмого блоков задания режима, выход девятнадцатого муль" типлексора соединен с управляющим входом коммутатора, информационный вход которого соединен с выходом ге" нератора импульсов, выход коммутатора соединен с тактовым входом

1В счетчика, установочные входы которого соединены с первыми выходами блока памяти вида преобразования,, вторые выходы которых соединены с установочными входами регистра, вход блока памяти вида преобразования является входом задания режима блока управления, выход счетчика соединен с входом блока памяти программы вычисления и первым входом схемы сравнения, выход ко: торой подключен к управляющему входу генератора импульсов, второй вход схемы сравнения соединей с выходом регистра.

924701

Составитель А.Зорин

Редактор В.Пилипенко Техред Е. Харитончик Корректор С.Шекмар с

»»»»»НЭ»»»»»»»ЮЭВЮЮ»»»Ю»»»»»»» »» »»»»»

Заказ 2819/66 Тираж 732 Подписное, ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4