Устройство цикловой синхронизации

 

Союз Советскии

Социалистические

Республик

ОП,ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ »924893 (6l ) Дополнительное к авт. свнд-ву (22) Заявлено 05.09.80 (21) 2980634/18-09 (51)M. Кд.

Н 04 4 7/08 с присоединением заявки М (Ъеударствевный камнтет.СССР (23) Приоритет (53) УДК 621.394. ,662 (088.8) ав делам нзабретеннй н открытий

Опубликовано 30.04.82. Бюллетень № 16

Дата опубликования описания 03.05.82 (72) Автор изобретения

И. И. Воронцов (71) Заявитель (54) УСТРОЙСТВО ЦИКЦОВОЙ, СИНХРОНИЗАЦИИ

Изобретение относится к технике связи и предназначено для использования в синхронных системах связи с импульсно-кодовой модуляцией.

Известно устройство пикловой синхронизации, содержащее счетчик .тактовой частоты передачи, последовательно соединенные входной и промежуточный регистры сдвига и декодер циклового синхросигнала, а также последовательно соединенные блок выделения тактовой частотът приема, причем второй выход блока выделения тактовой частоты приема соединен со счетным входом счетчика тактовой частоты приема (11 .

Однако известное устройство имеет большое время восстановления синхронизма по циклам.

Ilem изобретения - сокращение времени восстановления синхронизации по циклам.

Для достижения указанной цели в устройство цикловой синхронизапии, содержащее счетчик тактовой частоты передачи, последовательно соединенные входной регистр сдвига, промежуточный регистр сдвига и декодер циклового cmхросигнала, а также последовательно соединенные блок выделения тактовой частоты приема, решающий блок и счетчик тактовой частоты приема, причем второйвыход блока выделения тактовой частоты приема соединен со счетным входом счетчика тактовой частоты приема, дополнительно введен формирователь временного интервала ожидания синхросигнала, содержащий последовательно соединенные блок памяти, блок сравнения и элемент И, причем выход счетчика так15 товой частоты передачи подключен к второму, входу блока сравнении, выход декодера синхросигнала подипочен к второму входу элемента И, выход ко20 торого. соединен с вторым входом решакепего блока.

На фиг. 1 представлена структурная схема устройства пикловой синхрониэа4893 4

3 92 ции; на фиг. 2 - временные диаграммы, поясняющие его работу.

Устройство цикловой синхронизации содержит блок 1 выделения тактовой частоты, решающий блок 2, счетчик 3 тактовой частоты приема, формирователь 4 временного интервала ожидания синхросигнала, содержашИй блок 5 памяти, блок 6 сравнения и элемент И 7, счетчик 8 тактовой частоты передачи, входной. регистр 9 сдвига, промежуточный регистр 10 сдвига и декодер 11 циклового синхросигнала, а также оперативный запоминающий блок 12, блок 13 цифрового преобразования, формирователь

14 линейного сигнала, приемная часть

15 и передающая часть 16 удаленной цифровой системы связи (ЫПС).

t0

15 на решающий блок 2. Если система передачи находится в состоянии синхрониэма, то сигнал с выхода решающе го блока 2 на счетчик 3 тактовой частоты приема не поступает и счетчик 3 тактовой частоты приема производит равномерный счет числа импульсов, поступивших с блока 1 выделения тактовой частоты приема, работающего от принимаемой импульсной последовательности, При отсутствии синхронизма в т 1 подряд следующих циклах (т 1 — коэффициент накопления в накопителе по выходу из синхронизма) решающий блок 2 переходит в состояние, когда первый же короч кий импульс с выхода элемента И 7 (фиг. 2M) через решающий блок 2 поступает на счетчик 3 тактовой частоты и части ее символов.

4$

Устройство работает следующим образом.

Принимаемая импульсная последовательность поступает на входной регистр 9 сдвига и с него в параллельном коде через промежуточный регистр 10 сдвига следует на декодер 11 циклового синхросигнала. Каждая комбинация символов, аналогичная синхронизируюшей, вызывает появление на выходе декодера 11 циклового синхросигнала короткого импульса (фиг. 2 a ) длительностью равного периоду тактовой частоты приема, который далее поступает на один из входов элемента И 7, на другой вход которого с выхода блока 6 сравнения подаются импульсы (фиг. 2 о ), определяющие временной, интервал ожидания синхросигнала, Формирование импульсов (фиг. 2о ) определяющих временной интервал ожидания синхросигнала, осуществляется блоком 6 сравнения в течение тех периодов тактовой частоты передачи, пока содержание всех разрядов двоичного кода числа, формируемого счетчиком 8 тактовой частоты передачи на последних выходах и представленных на временных диаграммах (фиг. 2 9, ъ, Ь ), совпадает с кодовым к-разрядным словом, записан-. ным в блоке 5 памяти и представленном на временных диаграммах (фиг. 28,Ж, 3)

Содержание кодового слова блока 5 памяти при этом соответствует числу М, равному отношению длины линии связи к длине волны тактового сигнала. Всякий раэ, когда короткий импульс с выхода декодера 11 циклового синхросигнала (фиг. 2a ) совпадает с сигналом (фиг. 2о) на выходе элемента И 7 появляется ко,роткий импульс (фиг. 2a), поступающий приема и принудительно устанавливает его в нулевое состояние, после чего равномерный счет импульсов тактовой частоты приема продолжается. Если ложная синхрогруппа сформируется Н8 одних и тех же позициях в цикле приема более чем г раза подряд (I 1 - коэффициент накопления в накопителе по входу в синхронизм), то следующий короткий импульс (фиг. 2и ) снова принудительно установит счетчик 3, тактовой частоты приема в нулевое состояние.

Таким образом, положительный эффект от использования устройства цикловой синхронизации заключается в сокращении времени восстановления синхронизма по циклам, за счет введения ограниченного по отношению к длине цикла интервала ожидания приема синхросигнала, как при использовании всей кодовой группы, так

Формула изобретения

Устройство цикловой синхронизации, содержащее счетчик тактовой частоты передачи, последовательно соединенные входной регистр сдвига, промежуточный регистр сдвига и декодер циклового синхросигнала, а также последовательно соединенные блок выделения тактовой частоты приема, решающий блок и счетчик тактовой частоты приема, причем второй выход блока выделения тактовой частоты приема соединен со счетным входом счетчика тактовой частоты приема, о т л и ч а ю ш е е с я тем, что, с

I целью сокращения времени восстановления синхронизации по циклам в него

924893 6 которого соединен с вторым входом решающего блока.

% дополнительно введен формирователь временного интервала ойидания- синхросигнала, содержащий последовательно соединенные блок памяти, блок сравнения и элемент И, причем выход счетчика так- товой частоты передачи подключен к второму входу блока сравнения, выход декодера циклового синхросигнала подклю чен к второму входу элемента И, выход

Источники информации, Принятые во внимание при экспертизе

1 .. Цифровые системы передачи.

Под ред. В. Д. Романова. М., "Связь, 1979, с. 101-103, рис. 11.1 (прототип) .

924893

Составитель С. Осмоловский

Редактор Е. Кинив Техред M. Надь Корректор В. Синицкая

Заказ 2840/76 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, -35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4