Устройство для вычисления показательно-степенных функций

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социаяистическик

Ресттублик ()928350 (51)M. Кл. (6l) Дополнительное к авт. свнд-ву (22) Заявлено 13.06.80 (2l ) 2981553/18-24 с присоединением заявки ЭЙ (23) П риоритетС 06 F 7/556

9аударетаеиеый кемитет

СССР до делам изебретеиий и етерытнй

Опубликовано 15. 05.82„Бюллетень Ме 18

Дата опубликования описания15.05.82 (53).УДК 681,3 (088.8) (72) Авторы изобретения

В.Д. Байков, В. В. Пикулин и В. Н;Попов

> (71) Заявитель

Пензенский политехнический инстйтут (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ПОКАЗАТЕЛЬНО-СТЕПЕННЫХ ФУНКЦИЙ

Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных и универсальных ЦВИ, работающих с числами с фиксированной запятой °

Известно устройство для вычисле ния функции А", содержащее блок умножения, и-блоков постоянной памяти и оп (где n - число входов одного блока постоянной памяти) входов Ц .1.

Недостатком данного устройства являются ограниченные функциональные возможности.

Наиболее близким к предлагаемому . является устройство, содержащее основной регистр, регистр сдвига, блок для извлечения квадратного корня, блок умножения, триггер, блок управления. Входы устройства по каждому разряду чисел х и у соединены со входами установки основного регистра и регистра сдвига соответственно. Выход младшего разряда ре-. гистра сдвига подсоединен к устано2 вочному входу триггера, выход которого соединен с первыми входами блока для извлечения корня и блока уп.равления, выход блока для извлечения корня подключен к дополнительному входу основного регистра и третьему входу блока умножения, ко вто" рому входу которого подключен его выход, выход блока управления соединен с входами синхронизации блока

iÎ для извлечения корня и блока умножения и с импульсным входом регистра сдвига, вторые входы блока для извлечения корня и блока умножения и выход триггера соединены с входами

35 блока управления, входами устройства являются входы обоих регистров, выходом - выход блока умноженияС23.

Недостатком данного устройства. является низкое быстродействие.

Цель изобретения - увеличение быстродействия.

Поставленная цель достигается тем, что в устройство для вычисле3 92835 ния показательно-степенных функций, содержащее регистры первого и второго аргументов, блок умножения и блок управления, первый, второй и третий выходы которого, соединены соответственно со входами считывания регистра первого аргумента,:регистра второго аргумента и блока умножения, входы записи регистров первого и второго аргументов являются ip входами первого и второго аргументов устройства, выход регистра второго аргумента соединен с первым входом блока умножения, дополнительно введен блок логарифмирования-потенцирования, первый и второй входы записи которого соединены соответственно с выходом регистра первого аргумента и выходом блока умножения, второй вход которого и тактовый вход gp соединены соответственно с первым выходом блока логарифмирования-потенцирования и четвертым выходом блока управления, второй и пятый выходы которого соединены соответственно с Zg входом считывания и тактовым входом

3 блока логарифмирования-потенциро-; вания, второй выход которого соединен с выходом устройства, вход пуска которого является входом блока 3о управления, причем блок управленил содержит генератор импульсов, четыре элемента ИЛИ, четыре элемента И, три триггера, распределитель импульсов и делитель частоты, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго триггеров, первые 4О входы которого соединены соответственно с выходами первого и второго элементов ИЛИ, выход первого элемента

И соединен со входом распределителя импульсов, выходы с первого по третий которого соединены с входами второго элемента ИЛИ и являются соответственно первым, вторым и третьим выходами блока управления, четвертый и пятый выходы которого соедине" .ны с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом второго элемента И и входом делителя частоты, выход которого соединен cî вторым вхо- 55 дом второго триггера и первым входом третьего элемента ИЛИ, второй вход которого соединен с входом бло0 4 ка управления и вторым входом первого триггера, выхоц второго элемента

ИЛИ соединен с перйыи входим первого элемента ИЛИ, второй вход которого соединен с четвертым выходом распределителя импульсов, первый и третий выходы которого соединены с входами четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен со вторым выходом распределителя импульсов, прямой и инверсный выходы третьего триггера соединены со вторыми входами третьего и четвертого элементов И.

На фиг.1 представлена блок-схема устройства для вычисления показательно-степенных функций, на фиг.2 - схема блока управления.

Устройство для вычисления показательно-степенных функций содержит регистр 1 первого аргумента, вход 2 первого аргумента, блок 3 логарифмирования-потенцирования, выход 4 устройства, блок 5 умножения, регистр 6 второго аргумента, вход 7 второго аргумента, блок 8 управления.

Блок 8 управления содержит элемент

9 ИЛИ, триггер 10, элемент 11 И, генератор 12 импульсов, распределитель 13 импульсов, элемент 14 ИЛИ, триггер 15,,элемент 16 ИЛИ, элемент

17 И, элемент 18 ИЛИ, триггер 19, элементы 20 и 21 И, делитель 22 частоты.

Блок 8 управления работает следующим образом.

Сигнал ".Пуск" через элемент ИЛИ

9 взводит триггер 10, который открывает элемент И 11. Импульс с выхода генератора 12 импульсов через открытый элемент И 11 поступает на вход распределителя 13 импульсов.

На первом выходе распределителя 13 импульсов формируетсл импульс, который обеспечивает перепись содержимого регистра 1 первого аргумента в блок 3 логарифмирования-нотенцирования. Кроме того, данный импульс проходит через элемент ИЛИ 14 и взводит триггер 15..Импульс с выхода элемента ИЛ!1 14 поступает на элемент ИЛИ 16 сигнал с выхода которого возвращает триггер 10 в исходное состояние. При этом элемент И ll закрыт сигналом с триггера 10, а элемент И 17 открыт триггером 15.

Импульс с первого выхода распредели5 928350 6 теля 13 импульсов проходит через элемент ИЛИ 18 и взводит триггер 19, сигналы с выходов которого открывают и закрывают соответственно элементы

И 20 и 21. 5

Импульсная последовательность с выхода генератора 12 через открытый элемент И 17 поступает на вход делителя 22 и на первые входы элементов И 20 и 21. 1О

Импульсная последовательность через открытый элемент И 20 поступает в блок 3 логарифмирования-потенцирования.

Коэффициент деления делителя 22 определяется числом рабочих тактов, необходимых длл работы блоков 3 и

5 (число рабочих тактов определяет ся числом разрядов слова).

В момент поступления п-го им- 20 пульса на вход делителя 22 на выходе последнего формируется импульс, который возвращает триггер 15 в исходное состояние, когда элемент И

17 закрыт,, а пройдя через элемент

ИЛИ 9, взводит триггер 10. На вход распределителя 13 импульсов поступает второй импульс. с генератора 12.

Формируемый при этом на втором вы. ходе распределителя импульс обеспечивает переписывание содержимого блока 3 логарифмирования-потенцирования и регистра 6 второго аргумента в блок 5. Одновременно по тем же цепям триггер 15 взводится, .а триггер 10 возвращается в исходное положение. Кроме. того, данным импульсом триггер 19 возвращается в исходное состояние - элемент И 20 закрывается, а элемент И 21 — открывается.

Импульсная последовательность с генератора 12 через открытые элементы

И 17 и И 21 поступает на блок 5 умножения.

2S зе зз

SS

После прихода и-го импульса на вход делителя 22 на его выходе формируется импульс, возвращающий триггер .15 в исходное состояние и взводящий триггер 10. . С приходом третьего импульса на распределитель 13 импульсов на его третье л выходе формируется сигнал, который обеспечивает перепись содер" жимаго блока 5 в блок 3 логарифмирования-потенцирования. Данным импульсом триггер 15 взводится, триггер 10 возвращается в исходное состояние и триггер 19 также вэводится. Импульс" ная последовательность с выхода генератора !2 через элементы И 17 и 20. поступает на блок 3 логарифмирования-потенцирования. Вновь через и-тактов делитель формирует импульс, который переводит триггер 15 в исход-. ное состояние, а триггер 10 взводит.

Четвертый импульс, поступающий на распределитель 13 импульсов, формирует на его четвертом выходе сигнал, который возвращает триггер в исходное состояние.

Блок 3 позволяет выполнять. операции логарифмирования и потенцирования за и итераций (где q, - разрядность чисел).

Работа устройства основана на следующем математическом соотношении

z=x =e::ð(ó ° fnx).

Процесс вычисления состоит иэ трех последовательно выполняемых операций: логарифмирование (Eux), умножение (у х), вычисление экспонен» ты от произведения.

Устройство работает следующим образом.

В рег!лстр 1 и регистр 6 по входам

2 и 7 соответственно подаются аргументы х и у. По сигналу с блока 8 управления содержимое регистра 1 первого аргумента х поступает на блок 3 логарифмирования-потенцирования. Через и итераций в блоке 3 логарифмирования-потенцирования вычисляется логарифм числа х который одновременно с содержимым регистра

6 второго аргумента у подается в блок 5 умножения ° Блок 5 умножения выполняет умножение у на (цх. Результат умножения поступает с выхода блока 5 умножения в блок 3 логарифмирования-потенцирования, где за и итераций производится вычисление экспоненты от произведения (у K x).

С выхода 4 блока 3 логарифмирования- потенщирования выдается результат вычисления х " . Операция умножения выполняется эа то же время, что и вычисление логарифма или экспоненты, В предлагаемом устройстве .вычисление я=х осуществляется эа 3 и итераций, в известном устройстве " за п (й+1) итерацию. Поскольку каждая итерация и в предлагаемом и.в из" вестном устройствах выполняется эа одинаковое время, то время вычисле-. ния можно сравнить по числу итераций.

7 928

Отношение и (и 1)/Зп показывает выигрыш в быстродействии, например, при

n-=30 быстродействие увеличивается примерно в 10 раэ, 5

Формула изобретения

1. Устройство для вычисления

10 показательно-степенных функций, содержащее регистры первого и второго аргументов, блок умножения и блок управления, первый, второй и третий выходы которого соединены соответст- 1S венно со входами считывания регистра первого аргумента, регистра второго аргумента и блока умножения, входы записи регистров первого и второго аргументов являются входами 2О первого и второго аргументов устройства, выход регистра второго аргумента соединен с первым входом блока умножения, о т л и ч а ющ е е с я тем, что, с целью увеличения быстродействия, в него введен блок логарифмирования-потенцирования, первый и второй входы записи которого соединены соответственно с выходом регистра первого аргу- ЗО мента и выходом блока умножения, второй вход которого и тактовый вход соединены соответственно с первым выходам блока логарифмирования-потенцирования и четвертым выходом блока 3s управления, второй и пятый выходы которого соединены соответственно с входом считывания и тактовым входом блока логарифмирования-потенцирования, второй выход которого сое- 4О динен с выходом устройства, вход пуска которого является входом блока управления.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управ- 4s ления содержит генератор импульсов, четыре элемента ИЛИ, четыре элемен350 8 та И, три триггера, распределитель импульсов и делитель частоты, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго триггеров, первые входы которых соединены соответственно с выходами, первого и второго элементов ИЛИ, выход первого элемента И соединен со входом распределителя импульсов, выходы с первого по третий которого соединены с входами второго элемента ИЛИ и являются соответственно первым, вторым и третьим выходами блока управления, четвертый и пятый выходы которого соединены с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом рторого элемента И и. входом делителя частоты, выход которого соединен со вторым входом второго триггера и первым входом третьего элемента ИЛИ, второй вход которого соединен с входом блока управления и вторым входом первого триггера, выход второго элемента

ИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым выходом распределителя импульсов, первый и третий выходы которого соединены с. входами четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен со вторым выходом распределителя импульсов, прямой и инверсный выходы третьего триггера соединены со вторыми входами третьего и .четвертого элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

)f 520595, кл. 6 06 F 15/34, 1976.

2. Авторское свидетельство СССР

Р1 49862 1, кл. G 06 Г 15/Çt1, 1975 (прототип).