Запоминающее устройство с самоконтролем

 

Союз Советсккк

Социапнсткческкк

Республкк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6t ) Дополнительное к авт. с вид-ву (22) Заявлено 10.06,80 (21) 2941251/18-24 с присоединением заявки М (23) Приоритет

{51}М. Кд.

G 11 С 29/00

Гоеудерстеанный комитет

СССР пе аелаи изобретений н открытий

Опубликовано 15.05.82. Бюллетень Я 18

Дата опубликования описания 15.05.82

{53) УДК 681.327 (088.8) (72) Автор . изобретения

И. М. Соколов (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ о

Изобретение относится к запоминающим устройствам и предназначено для использования в устройствах для обработки информации.

Известно запоминающее устройство с самоконтролем, содержащее накопитель с контрольными полями, входной и выходной регистры, схемы выявления неисправностей (1).

Однако это устройство имеет низкую до- . стоверность передаваемой информации из-за отсутствия возможности контроля по .всем единицам каждого слова, выбираемого иэ накопителя.

Наиболее близким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, формирователь адреса, дешифратор коммутации, коммутаторы, счетчик и блок сравнения (2).

Однако это устройство имеет невысокую надежность из-за отсутсвия контроля работоспособности формирователя адреса и из-за отсутствия возможности контроля по всем единицам каждого слова, выбираемого из накопителя.

Целью изобретения является повышение надежности устройства, Поставленная цель достигается тем,.что в запоминающее устройство с самоконтролем, содержащее накопитель, один из адресных входов которого подключен к выходам формирователя адресных сигналов, а информационные выходы — к одним из входов элементов И, счетчик, выходы которого соединены с одними из входов схемы сравнения, введены блок поразрядного опроса и дополнительный формирователь адресных сигналов, входы которого являются адресными входами устройства, а выходы подключены к другим адресным входам накопителя, другие входы схемы сравнения соединены соответственно с контрольными выходами накопителя и первым выходом блока поразрядного опроса, а выход подключен к друтим входам элементов И, входы блока поразрядного onроса соединены с информационными .выходами накопителя, а второй выход подключен к

928423

25 входу счетчика, упраляющие входы дополни- тельного формирователя адресных сигналов, блока поразрядного опроса и счетчика являются управляющими входами устройства.

При этом целесообразно блок поразрядно,го опроса выполнить в виде блока, содержа щего триггеры и группы элементов И по чис лу информационных разрядов накопителя, элемент И и элемент ИЛИ, причем выходы первого и второго элементов И каждой группы подключены к входам одноименного триггера, выход третьего элемента И соединен с одним из входов второго элемента И, другой вход которого подключен к первому выходу триггера, входы третьих элементов И каждой группы, кроме последней, соединены соответственно с выходом третьего элемента И и вторым выходом триггера последующей группы, вторые выходы триггеров подключены к одним из входов элементов И, выходы вторых элементов И соединены с одними из входов. элемента ИЛИ, входы первых элементов И, входы третьего элемента

И последней группы, другие входы элемента И и элемента ИЛИ являются входами блока, выходами которого являются выход третьего элемента И первой группы, второй выход триггера первой группы и выходы элемента И и элемента ИЛИ.

На фиг. 1 представлена структурная схема

30 предложенного запоминающего устройства с самоконтролем; иа фиг. 2 — принципиальная схема блока поразрядного опроса (для трех разрядов).

Запоминающее устройство с самоконтролем (см. фиг. 1) .содержит накопитель 1 с зонами информации 2 и контроля 3, формирователь 4 адресных сигналов, имеющий входы 5 и 6. Накопитель 1 имеет информационные выходы 7. Устройство также содержит элементы И 8, имеющие выходы 9, схему

10 сравнения с выходами 11, счетчика 12, дополнительный формирователь 13 адресных сигналов и блок 14 поразрядного опроса с выходом 15 и выходом 16. Блок 14 (см. фиг. 2) содержит группы элементов И 17—

19, триггеры 20, элемент И 21 и элемент

ИЛИ 22.

Запоминающее устройство с самоконтролем работает следующим образом.

По адресу и управляющим сигналам, подаваемым соответственно на входы устройства из внешней ЦВМ, формирователь 4 осуществляет выборку соответствующего информационного слова из зоны информации 2 накопителя 1, а дополнительный формирователь 13 осуществляет выборку кода числа

"единиц" (содержащихся в выбираемом сло,ве яз зоны информации 2) из зоны контро.

4 ля 3 накопителя 1, который подается на первые входы схемы сравнения 10. При этом информационное слово с выходов 7 зоны информации 2 подается на входы элементов И 8 и переписывается через элементы И 17 в триггеры 20 блока поразрядного опроса 14, и одновременно осуществляется установка счетчика 12 в исходное—

"нулевое" состояние. Затем в блоке 14 осуществляется поочередное гашение "единиц", записанных в триггеры 20, начиная с младшего разряда. При каждом гашении "единицы" на выходе 15 элемента ИЛИ 22 формируется импульс, который запоминается в счет! чике 12, т.е. счетчик 12 подсчитывает количество "единиц", бодержащихся в выбираемом олове, из зоны информации 2, После установки всех нулей в триггерах 20 блока

14 на выходе 16 элемента И 21 формируется импульс, обеспечивающий подключение выходов 11 схемы 10 сравнения. При равенстве кодов на входах схемы 10 сравнения на ее выходе 11 формируется сигнал "Ошибки нет", который разрешает передачу информации через элементы И 8 на выходы 9 и разрешает формирование следующего адреса в формирователях 4 и 13, после чего цикл работы повторяется. При каждом неравенстве кодов на входах схемы 10 сравнения на ее выходе 11 вырабатывается сигнал ошибки, который запрещает выдачу информации на выходе 9 и запрещает формирование следуюацего адреса в формирователях 4 и 13.

Технико- экономическое преимущество предложенного устройства в сравнении" с известным заключается в повышенной надежности за счет обеспечения возможности контроля каждого слова (а не группы слов, как в известном устройстве), выбираемого из накопителя, не по четности (как в известном устройстве), а по сумме единиц, записанных в каждое из выбираемых слов, что практически исключает возможность передачи неверной информации на выход запоминающего устройства; а также обеспечения возможности контроля правильности работы формирователей адресного сигнала, так как управление выборкой слов из зон контроля и информации осуществляется Через раздельные формирователи, в то время как в иэвестном устройстве выборка слов из обеих

;зон накопителя осуществляется от общего (одного) формирователя.

Формула изобретения

1. Запоминающее устройство с самоконтролем, содержащее накопитель, . один из адрес928423 ных входов когорого подключены к выходам формирователя адресных сигналов, а ин.формационные выходы — к одним из входов элементов И, счетчик, выходы которого соединены с одними из входов схемы сравнения,отличающееся тем,что, с целью повышения надежности устройства, оно содержит блок поразрядного опроса и дополнительный формирователь адресных сигналов, входы которого являются адресными-входами устройства, а выходы подключены к другим адресным входам накопителя, другие входы схемы сравнения соединены соответственно с контрольными выходами накопителя и первым выходом блока поразрядного опроса, а выход .подключен к другим входам элементов И, входы блока поразрядного опроса соединены с информационными выходами накопителя, а второй выход подключен к входу счетчика, управляющие входы дополнительного формирователя адресных сигналов, блока поразрядного опроса и счетчика являются управляющими входами устройства.

2, Устройство по п. 1, о т л и ч а ющ е е с я тем, что блок поразрядного on роса содержит триггеры и группы элементов

И по числу информационных разрядов накопителя, элемент И и элемент ИЛИ, причем выходы первого и второго элементов

И каждой группы подключены к входам одноименного триггера, выход третьего элемента И соединен с одним из.входов второго элемента И, другой вход которого подключен к первому выходу триггера, входы третьих элементов И каждой группы, кроме последней, соединены соответственно с выходом третьего элемента И и вторым выходом триггера последующей группы, вторые выходы триггеров подключены к .одним из входов элементов И, выходы вторых элементов И соединены с одними из входоъ элемента ИЛИ, входы первых элементов И, входы третьего элемента И последней группы, другие входы элемента И и элемента ИЛИ являются входами блока, выходами которого являются" выход третьего элемента И первой

zo группы, второй выход триггера первой группы и выходы элемента И и элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Процессор 39M — 1020. Под ред. А. М. Ла25 рионова, М., "Статистика", 1975, с. 129,, рис. 8.2.

2. Авторское свидетельство СССР М 746743, кл. G 11 С 29(00, 1978 (прототип).

928423

Составитель В Рудаков

Техред Ж Кастелевич Корректор Р. Макаренко

Редактор О. Лерсиянцева

Заказ 3249/65

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Тираж 624 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5