Устройство для контроля распределителя

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

« i) 94202 fi (6l) Дополнительное к авт. свид-ву (22) Зая HO 19.11. 80 (21) 3007077/18-24 с присоединением заявки № (23) Приоритет (51)M. Кл.

G 06 F 11/16

3оеударотвккный комитет

СССР во долам изобретений и открытки

Опубликовано 07. 07. 82 Бюллетень № 25

Дата опубликования описания 07.07.82 (53) УДК681. З26 (088. 8) (72) Автор изобретения

В. Г. Глебович (71) Заявитель (,54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАСПРЕДЕЛИТЕЛЯ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля распределителей.

Известно устройство для проверки логических схем, содержащее устройство для генерирования контрольных сигналов, подаваемых на входные контакты проверяемой схемы, которое включает логическую схему, полностью идентичную проверяемой, и функционируют заве," домо правильным образом; коммутационное устройство, которое предназначено для того чтобы подавать проверочные

15 си гналы, вырабатываемые устроист вом контрольных сигналов, одновременно на входные контакты проверяемого устройства и устройства эталонного, устройство логического сравнения, подключенное к выходным контактам проверяемое логической схемы и эталонной логической схемы, которое осуществляет проверку того, совпадают или не совпадают их выходные сигналы (1).

Недостаток этого устройства - необходимость использования эталонной логической схемы полностью аналогичной проверяемой схеме, причем, при возникновении одновременных идентичных сбоев в эталонной и контролируемой схемах указанные сбои не обнаруживаются.

Наиболее близким по технической сущности является устройство, содержащее входной регистр, сдвиговый регистр, узел индикации, формирователь импульсов, два триггера и две схемы запрета (И ), которое обеспечивает локализацию неисправностей элементов памяти распределителя в режиме обработки информации как при наличии в нем устойчивого отказа, так и при наличии сбоя (2).

Однако в известном устройстве недостаточная достоверность контроля.

942026

36

55

Цель изобретения - повышение достоверности контроля.

Поставленная цель достигается тем, что в устройство для контроля распределителя, содержащее два триггера, два элемента И-HE причем выход первого элемента И-НЕ соединен" с установочным входом первого триггера, выход второго триггера соединен с первым входом второго элемента И-НЕ, введен элемент НЕ, элемент

И, элемент 2-2И-ИЛИ-НЕ, элемент задержки, третий триггер и блок формирования остаточного кода по модулю три, входы которого соединены соответственно с выходами контролируемого распределителя, выход нулевого разряда которого соединен с установочным входом второго триггера и входом элемента HE выход которого соединен с входом сброса третьего триггера, прямой выход которого соединен с первым входом элемента 2-2И-ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента

И-НЕ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с выходом элемента И, с синхровходом контролируемого распределителя и с счетным входом третьего триггера, инверсный выход которого соединен с вторым входом элемента 2-2И-ИЛИ-НЕ, третий вход которого соединен с выходом первого разряда блока формирования остаточного кода по модулю три, выход второго разряда которого соединен с четвертым входом элемента 2-2И-ИЛИ-НЕ, инверсный выход первого триггера соединен с первым входом элемента И, второй вход которого является синхровходом устройства, выход которого соединен с прямым выходом первого триггера.

На фиг.1 приведена схема устройст. ва на фиг.2 - временная диаграмма.

Устройство содержит контролируемый распределитель 1, блок 2 формирования остаточного кода по модулю три, элемент 2-2И-ИЛИ-НЕ"3, элемен

И-HE 4, триггер 5, элемент НЕ 6, триггер 7, элемент И-HE 8, элемент

9 задержки, триггер 10, элемент

И 11, синхровход 12 устройства, Устройство работает следующим образом.

Перед началом проверки распределитель 1, триггеры 5, 7 и 10 устанавливаются в нулевое состояние, (цепи сброса на схеме не показаны, При этом на нулевом выходе блока

2 формирования остаточного кода по модулю три устанавливается уровень логической единицы, на первом и втором выходах данного блока устанавливаются нулевые логические потенциалы (блок 2 сигнализирует о фактическом или мнимом обнулении элементов памяти !распределителя 1), на прямом выходе триггера 10 присутствует нулевой логический потенциал, являющийся признаком исправности контролируемого распределителя, одновременно уровень логической единицы с инверсного выхода данного триггера поступает на вход элемента И 11, тем самым разрешая поступление в устройство по второму:входу указанного элемента TBKTQBblx импульсов.

С приходом первого тактового импульса по его заднему фронту (все триггеры устройства и распределитель переключаются. при подаче на их импульсные входы перепада "Логическая единица - логический нуль") срабатывает распределитель 1, на выходе младшего разряда которого при этом появляется уровень логической единицы.

При этом на нулевом выходе блока

2 возникает нулевой логический потенциал, на первом выходе - единичный логический потенциал и на втором выходе сохраняется нулевой логический потенциал, причем триггер 5 остается в исходном состоянии, так как разрешающий переключение триггера единичный потенциал поступает на его вход сброса с выхода элемента HE 6 после завершения первого тактрвого импульса.

При изменении потенциала на нулевом выходе блока 2 с единичного уровня на уровень логического нуля происходит запуск триггера 7, который подает положительный потенциал на вход элемента И-НЕ 4, разрешая тем самым прохождение информации элементу 2-2И-ИЛИ-НЕ 3 на выход устройства.

На элементе И-НЕ 8 осуществляется опрос состояния элемента И-НЕ 4 задержанными на элементе задержки 9 тактовыми импульсами, причем к моменту прихода первого задержанного им5 942026 6 пульса в случае правильной работы мент сбоя, или чуть позже (в случае, распределителя 1 на выходе элемента если сбой не повлиял на изменение

И-НЕ 4 присутствует нулевой потен- текущего модуля блока 2) . происхоциал, вследствие наличия единичного дит расхождение, рассинхрониэация потенциала на выходе элемента 2-2И- S информации триггера 5 и выходов бно

ИЛИ-НЕ,3 ° ка 2, при этом на выходе элемента

В указанном случае на входе уста- 2-2И-ИЛИ-НЕ 3 появляется нулевой лоновки в единичное состояние триг- гический уровень, который через элегера 10 постоянно имеется единичный мент И-НЕ 4 поступает уровнем лопотенциал, триггер 10 обнулен и íà .> гической единицы на вход элемента его выходе присутствует сигнал логи- И-НЕ 8, разрешая тем самым прохождеческого нуля, который является ние через нее задержанных тактовых признаком исправности распределителя. импульсов. При этом соответствующий

Второй тактовый импульс устанавливает задержанный тактовый импульс прохоуровень логической единицы на выхо- IS дит элемент И-НЕ, 8 и запускает тригде второго разряда распределителя и rep 10, на прямом выходе которого переключает триггер 5 в единичное появляется положительный потенциал, состояние. При этом блок 2 вырабаты- являющийся признаком неисправности вает уровень логической единицы на контролируемого распределителя. С втором выходе и нулевые уровни íà 2î инверсного выхода триггера 10 в нулевом и первом выходах. этом случае нулевой логический уроС приходом последующих тактовых вень поступает на вход элемента И импульсов в случае отсутствия сбоев . 11, что блокирует поступление на или устойчивых отказов в элементах вход устройства последующих такто" памяти распределителя 1 состояние 25 вых импульсов и зафиксирует состоятриггера 5 второго и первого выходов ние распределителя 1 в момент сбоя. разря азрядов блока 2 синхронно изменя- При отсутствии обнуления или запусются таким образом, что уровень ка распределителя 1 тактовыми имлогической единицы поочередно воз- пульсами на нулевом выходе блока 2 никает на выходе второго разряда бло-Зв не будет единичного потенциала или ка 2 на прямом выходе триггера 5, на наоборот, единичный потенциал бувыходе первого разряда блока 2 и ин- дет присутствовать постоянно, заверсном выходе триггера 5 и т.д. в пуск триггера 7 не произойдет и соответствии с таблицей состояния. на входе элемента И-НЕ 8 будет приПри правильнои ра оте распред аспредели- у сутствовать единичный потенциал ин" теля 1, на выхо е элемента 2-2И-2ИЛИ- версной информации триггера 7, что обнаруживается с приходом задерНЕ 3 после завершения переходных процессов возникает единичныи поте" потен- жаниого импульса на элемент И-НЕ 8. циал. После возникновения логической Если при обнулении распределителя единицы на выходе старш х е старшего разряда 40 1 в нем возникает такая., например, р р д аспределителя и последующего ой авен нулю, указанный сбой обнуления элементов памяти распреде- . Рой ра лителя блок 2 формирует единичный наруживается позже по рассинхрониуровень на нулевом выходе и нулевые зации, как отмечего ранее.

Длительность задержки тактовых уровни на 1-ом и 2-ом выходах, в

5 станав- импульсов на элементе g задержки результате чего триггер 5 устанавливается в нулевое состояние, кото- Рекомендуется брать большей или равной суммарному времени наиболее рое через один тактовый импульс изменяется на единичное синхронно с длительных переходных процессов

" е ини- в распределителе l. блоке 2, трипоявлением уровня логическои едини- 1О

-21 -ИЛИ-HE цы на втором выходе блока 2. Далее re е 7 и схеме 2Р работа устройства продолжается, как чески пов- Таким образом, предлагаемое устописано выше, т.е. циклически пор*ойство по сравнению с известными торится и т.д.

При возникновении в распределите- обеспечивает большую д остоверность конт оля упрощение устройства, ле случайного сбоя или отказа в мо- ко тр, у р

942026

Триггер 5

Блок 2

1 !

Выходы

Прямой выход

1 0

Исходное состояние

1-ый имп.

?-ой имп. О

0×1

3 -ий имп. и -ый иип.

ОЧ1

ОЧ1 и+1-ый имп. и+2-ый имп.

n - разрядность контролируемого распределителя.

Формула изобретения

Устройство для контроля распределителя, содержащее два триггера, два элемента И-НЕ, причем выход первого элемента И-НЕ соединен с установочным входом первого триггера, . выход второго триггера соединен с первым входом второго элемента И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введен элемент

НЕ, элемент И, элемент 2-2И-ИЛИ-НЕ, элемент задержки, третий триггер и блок формирования остаточного кода по модулю три, входы которого соединены соответственно с выходами контролируемого распределителя, выход нулевого разряда которого соединен с установочным входом второго триггера и с входом элемента НЕ, выход которого соединен с входом сброса третьего триггера, прямой выход которого соединен с первым входом элемента 2-2И-ИДИ-НЕ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с выходом элемента И, с синхровходом конт ролируемого распределителя и со счетным входом третьего триггера, инверсный выход которого соединен с вторым входом элемента 2-2И-ИЛИ-НЕ, третий вход которого соединен с выходам первого разряда блока формирования остаточного кода по модулю три, выход второго разряда которого соединен с четвертым входом элемента

2-2И-ИЛИ-НЕ, инверсный выход первого триггера соединен с первым входом элемента И, второй вход которого является синхровходом устройства, выход устройства соединен с прямым выходом первого триггера.

Источники информации, принятые во внимание при экспертизе

Заявка Японии М 48-41739, кл 97/7/G1, 1973

2. Авторское свидетельство СССР

N 645161, кл. G 06 F 11/00, 1979. (прототип).

942026

f2

Составитель Н.Торопова

Техред Т. Наточка Корректор Г.Огар

Редактор И.Ковальчук

Заказ 4842/40 Тираж 73-1 Подписное

ВИИИИИ Государственного комитета СССР по делам. изобретений и открытий

33 3035, Иосква, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óærîðîä, ул.Проектная,4