Матричный накопитель

 

О ll И С А Н И Е ()942151

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик (6! ) Дополнительное к авт. саид-ву(22)Заявлено 05.11.80 (21) 3002681/18-24 с присоединением заявки РЙ(23) Приоритет—

Опубликовано 07.07-.82. Бюллетень № 25 (51) M. Кл.

C 11 С»/40 Ъаударствеиаый камитет

СССР ив девам изобретений и открытий (53) УДК681. 327. .66(088.8) Дата опубликования описания 07.07.82. т,: ухоруков (72) Авторы изобретения

А. И. Стоянов, В. С. Хорошунов и (73) заявитель (54) МАТРИЧНЫЙ НАКОПИТЕЛЬ

Изобретение относится к вычислительной технике и предназначено для использования в качестве устройства.памяти оперативных запоминающий устройств микро-ЭВМ и микропроцессоров, в частности, с системой автодиагностики.

Известен матричный накопитель

МДП запоминающего устройства с произвольной выборкой информации, выполненный на однотранзисторных запоминающих элементах (МОП ЗУПВ емкостью 4096 бит на однотранзисторных запоминающих элементах), в котором первые выводы запоминающих конденсаторов подключены к истокам соответствующих адресных транзисторов а вторые выводы соединены с шиной нулевого потенциала (1 1.

Информация, считанная непосредственно после включения источника питания, соответствует логическому нулю для всех запоминающих элементов матричного накопителя. Это связано

2 с тем, что в исходном состоянии (непосредственно после включения питания) запоминающие конденсаторы разряжены. Поэтому недостатком известного устройства является ограничен5 ная область применения, обусловленная невозможностью считывания заранее запрограммированной информации, т.е. матричный накопитель может быть использован только в оперативных запоминающих устройствах, где считыванию информации предшествует цикл обязательной ее записи.

Наиболее близким по технической сущности к предлагаемому является матричный накопитель МДП-запоминающего устройства с произвольной выборкой динамического типа, выполненный на однотранзисторных запоминающих элементах 2 ).

Матричный накопитель содержит на каждом пересечении адресных и разрядных шин адресный транзистор и запоминающий конденсатор, при этом

94215 стоки адресных транзисторов соединены с соответствующими разрядными шинами, истоки - с первыми выводами запоминающих конденсаторов, затворыс соответствующими адресными шинами, а вторые выводы запоминающих конденсаторов подключены к шине питания.

Конструктивное исполнение матричного накопителя также предполагает цикл предварительной записи информации перед ее считыванием, так как при считывании информации непосредственно после включения источника питания будет считана логическая единица со всех запоминающих элементов накопителя. Поэтому матричный накопитель может использоваться только в оперативных запоминающих устройствах f 3 $

На чертеже изображен матричный накопитель ИДП-запоминающего устройства.

В однотранзисторных ячейках памяти, находящихся на пересечении ад- ресных 1 и разрядных 2 шин, стоки адресных транзисторов 3 соединены с соответствующими разрядными шинами 2, истоки их — с первыми выводами запо50 минающих конденсаторов 4. а затворы— с соответствующими адресными шинами

1. Вторые выводы запоминающих конденсаторов 4 ячеек, в которых после включения питания должна устанавливаться информация логической единицы, подключены к шине 5 питания, и тех ячеек, в которых после включения питания должна быть установлена информаго

Недостатком известного устройства является низкая надежность при использовании матричного накопителя в

ЗУ.

Цель изобретения - повышение на- г5 дежности матричного накопителя.

Поставленная цель достигается тем, что матричный накопитель для запоминающего устройства, содержащий элементы памяти, каждый из которых зо состоит из транзистора и конденсатора, причем затвор транзистора подключен к адресной шине, сток транзистора — к разрядной шине, а исток соединен с первым выводом конденсато- з ра, элементы памяти разбиты на группы, причем вторые выводы конденсаторов элементов памяти первой и второй групп подключены соответственно к первой и второй шинам питания. Ц

1 4 ция логического нуля, — к шине 6 нулевого потенциала.

Непосредственно после включения источника питания на первых выводах запоминающих конденсаторов 4 первой группы (вторые выводы конденсаторов

4 подключены к шине 5 питания)уста-навливается высокий уровень напряжения логическая единица), На первых выводах запоминающих конденсаторов 4 второй группы (вторые выводы подключены к шине 6 нулевого потенциала) сохраняется низкий уровень напряжения (логический нуль).

При считывании информации на выбранную адресную шину 1 подается высокий уровень напряжения и соответствующие адресные транзисторы 3 открываются, подключая первые выводы запоминающих конденсаторов 4 к разрядным шинам матричного накопителя 2.

Если на первом выводе запоминающего конденсатора 4 установлен высокий уровень напряжения, потенциал на разрядной шине 2 получает положительное приращение и считывается информация, соответствующая логической единице. Если на первом выводе запоминающего конденсатора 4 установлен низкий уровень напряжения, потенциал на разрядной шине 2 получает отрицательное приращение и считывается информация, соответствующая логическому нулю, Таким образом, подключение второго вывода запоминающего конденсатора

4 к шине 5 питания обеспечивает непосредственно после включения питания считывание с данной ячейки информации логической единицы, а подключение второго вывода конденсатора 4 к шине нулевого потенциала 6 считывание с данной ячейки информации логического нуля.

Следовательно, при соответствующем подключении вторых выводов запоминающих конденсаторов 4 к шине 5 питания и к шине 6 нулевого потенциала матричный накопитель МДП-запоминающего устройства приобретает качественно новые функции - функции постоянного запоминающего устройства с заранее запрограммированной информацией. Роль постоянно запоминающего устройства сохраняется до тех пор, пока в запоминающие ячейки не запишется новая информация. После записи новой информации матричный накопиS 9421 тель выполняет функции оперативного запоминающего устройства.

Запрограммированная информация в накопителе после включения питания может соответствовать программам диагностической проверки БИС микропроцессора и микро-ЭВМ. Это приводит к повышению надежности микропроцессорной системы или системы микроЭВМ, построенных с применением пред- 1ф лагаемого матричного накопителя.

1."Электроника", М,, "Мир", 1973, Ю 19, с. 43-51.

И формула изобретения

ВНИИПИ Заказ 4853/46 Тираж 622 Подписное

»

Филиал ППП 4"Патент", г. Ужгород, ул. Проектная, 4

Матричный накопитель для запоминающего устройства, содержащий элементы памяти, каждый из которых со» стоит из транзистора и конденсатора, причем затвор транзистора подключен к адресной шине, сток транзистора— к разрядной шине, а исток соединен с первым выводом конденсатора, 5! 6 отличающийся тем, что, с целью повышения надежности матричного накопителя, элементы памяти pasбиты на группы, причем вторые выводы конденсаторов элементов памяти первой и второй групп подключены соответственно к первой и второй шинам питания».Источники информации принятые во внимание при экспертизе

2. 6оллард Проектирование сверхнадежных микропроцессорных систем.

-"Электроника", М., "Мир", 1979, 11 1, с. 73-79.

3. Рао, Хьюкин Высококачественные

ЗУПВ емкостью 64 К с одним источником питания. -"Электроника", М., "Мир", 1978, Р 20, с. 25-34 (прототип).