Устройство для извлечения квадратного корня из суммы квадратов двух чисел

 

(72) Авторы изобретения

Д. Я. Алейнов, И. Я. Власенко н А.;:Н,. Мирошников (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ

ИЗ СУММЫ КВАДРАТОВ ДВУХ ЧИСЕЛ

1 . Изобретение относится к вычислительной технике и может быть использовано в специализнроьанных цифровых устройствах

Известно устройство вычисления квадратного корня из суммы квадратов, 5 содеркащее регистры первого и второго операнда, сумматор, регистр сдвига, группы элементов И-ИЛИ, распределитель импульсов (1J

Это устройство обладает малым быстродействием и малой точностью вычисления.

Наиболее близким по технической сушности к предложенному является устройство извлечения квадратного корня из суммы квадратов, содержащее элменты И-ИЛИ, регистры сдвига, компаратор сумматоре

Числа, возводимые в квадрат, срав- го ниваются между собой в компараторе.

Выходной сигнал компаратора используется для коммутации кодов чисел таким образом, чтобы на сумматор всегда;

2 поступало число болыяее н половина меньшего. Путем приближенного вычисления находится значение квадратного

KopHQ из суммы тов в сЖтветст вни с алгоритмом 4 + B = А 4 0,56 при А )В или В + 0,5 А при В(А (2j

Это устройство отличается простотой, высбким быстродействием, но низкой точностью вычисления (максимальная относительная погрещность вычисления около 12%).

Цель изобретения - повышение точности вычисления.

Поставленная цель достигается тем, чго в устройство дня извлечения квадратного корня из суммы квадратов двух чисел, содержащее первый компаратор, первый H второй выходы которого подключены к управляюшим входам первого и второго блоков элементов И-ИЛИ соответственно, регистр сдвига, информацисиыый вход которого подключен к выходу первого блока элементов И-ИЛИ и сумматор, введены блок памяти, втэ3 943718 4 рой КоМпараТор, первый и BTopoN yMHo» линейной аппроксимнруюшей функцией sn»

, ж з юпорвпс поиннючены к ЯВ Y l l(P+ql lAlPJ (+)дщ 1д)< е(( етствуюшим входам сумматора, первые входы nepsoro и второго умно- где р и j, - коэф ащиенты управления мотеле подключены к первому и второ-. 3 аппроксимирукицей прямой. му выходам блока памяти соответствен- Возможный диапазон представления но, вторые входы первого и второго чисел А и В разбит на два поддиапазона умножителей соединены с выходами пер- 0,5А йВ и 0,5 2 В, причем в каждом ного и второго блоков элементов И-ИЛИ поддиапазоне использована своя аппроксоответственно. первый н второй входы ф снмируюшая функция. второго компаратора соединены соответ- . Устройство работает следующим обраственио с выходсм регистра сдвига и с эом. выходом второго блока элементов И-ИЛИ, На вход первого .компаратора 3 и выход второго кампаратора соединен с блоков. элементов И ИЛИ 1 и 2 подаютвходом блока памяти,- первый и второй I3 ся коды положительных входных чисел. входы первого компаратора подключены к При этом выходной сигнал компаратора первому. и второму входам устройства 3 разрешает црохожденне кода большего

° соответственно, и к первым и вторым .числа А на выход блока элементов информационным входам первого и второ- И-ИЛИ 1 и меньшего числа В на выход го блоков элементов И-ИЛИ соответст- 6 блока элементов И-ИЛИ 2. Код большевенно. го числа сдвигается на один разряд snpa

На фп. 1 представлена блоксхема so регистром 5 сдвига и подается на кредлагаемого устройства, на фиг. 2 — одну группу входов второго компаретора гранок относительной погрешности вы- 4. Де прсжзводится сравнение этого числений корня квадратного из суммы у3 кода с кодом меньшего числа, поступаюквадратов двух чисел по щжближенной шим с выхода блока элементов И-ИЛИ 2 формуле. па другую группу входов второго компаУстройство содержит блок элементов ратара 4. Выходной сигнал второго коь И ИЛИ 1, 2, первый компаратор 3, вто- паратора 4, соответствующий признакам рой компаратор 4, регистр 5 сдвига (на 30 0,5А.с В или 0,5 А> В, с атывает из один разряд вправо), блок 6 памяти, ум блока 6 памяти коды коэффцц ентов, ножители 7 и S„сумматор 9. Входами прииадлежащнх одному иэ двух подднапаустройства явлщеуся информационные эсжов.

- входы элементов И-ИЛИ 1, 2 и входы Код числа А и код соответствующего компаратора 3. 35 коэффициента g перемножаются в умноУправляющие входы блоков элементов жителе 7, а код числа В и соответствуюИ-ИЛИ 1 и 2 соединены соответственно utего коэффициента p s умчажителе 8. с прямым и инверсными выходами ком- Прсезведениа с выходов умномителей 7 паратора 3. Выходы блока элементов и.8 суммируются сумматором 9, на выИ-ИЛИ 1. подключены к умножигелю 7 ходе которого образуется код результата

40 и регистру.5 сдвига, а вьиод блока выысления. элементов И-ИЛИ 2 подключены к умно- Рассчитанные значения коэффщиентов жителю 8 и второму компаратору 4, - g и р mrs указанной аппроксямирующей щфгой вход кот орого соединен с регист-. функции составляют соответственно ром 5 сдвига, а выход второго компара 0,986 и 0,236 для первого поддиапазотора 4 подключен к блоку 6 памяти. Вы на и 0,815 и 0,591 для второго nag45

xonbI блока памяти подключены K соот- диапазона., »»

Вяходы умножителей подключены к вхо- видно, что относительная погрешность дам сумматора 9, с выходов которого предлагаемого устройства составляет считывается результат вычислений.

1,4% на первом поддиапазоне н не более

Рабс йна устройства основана на Itcnonb 0,80% на втором поддиапазоне. эовании алгоритма сближенного вычио- Использование данного изобретения ленин квадратного корня из суммы квад- позвсииет увеличить точность в 4 раза. ретов и Зеюпочеется в занозе функщщ по сревнению с СдН и в 8 рез по срезу чд +Ьт !д 1Я% *(

Устройство для извлечения квадратА ного корня нз суммы квадратов двух

5 943718 6 чисел, содержашее.первый компаратср, ветственно, первый и второй входы втопервый и второй выходы которого под- рого компаратора соединены соответсти второго блоков элементов И-ИЛИ со:находом второго блока элементов И-ИЛИ, ответственно, регистр сдвига, информа- g выход второго компаратора соединен с пионный вход которого подключен к вы- входом блока памяти, первый и второй ходу первого блока элементов И-ИЛИ;- входы первого компаратора подключены исумматор, отличаюmееся к первому и второму входам устройства тем уГО, с целью повышения точностн1 соответственно и к первым и втоРым в него введены блок памяти, второй 10 информационным входам первого и второ компаратор, первый и второй умножите- ro блоков элементов И-ИЛИ соответсрли, выходы которых подключены к соот- венно. ветствуюшим входам сумматора, первые входы первого и Второго умножителей Источники информащщ подключены к первому и второму выхо- 1% принятые во внимание при экспертизе дам блока памяти соответственно, вто- . 1. Авторское свидетельство СССР рые входы первого и второго умнсюките- М 627477, m. 6 06 F 7/552, 1977. лей соединены с выходами первого и 2. Патент США % 3829671, второго блоков элементов И-ИЛИ сонг-, кл. 235-158 aay9am.. 1974 (прототип).

Ч437»8

-0,5

-5$

Составитель В. Земенков

Редактор А. Йолннич Техред М. Рейвес Корректор У. Пономаренко

Заказ 53,11/56 Тщ 73» Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4