Многоканальное устройство обмена для многомашинной вычислительной системы

 

Союз Советскик

Соцнапистическик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (п)920695 (6l ) Дополнительное к авт. сеид-ву— (22) Заявлено 22. 05. 80 (21) 2954335/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.04.82. Бюллетень Лю 14

Дата опубликования описания 15.04.82 (53)M. Кл.

G 06 F 3/04

G 06 F 15/26

3ЬеударстменЫ2 канктет

СССР ао делен изсбретенкй н открытки (5 ) УД К 628. 325 (088. 8) В. В, Антонов, М. Ю, Артемьев, С. Б.Домнин, К.р, Князев, И. А.Мамзелев и М. И. Швоев i (72) Авторы изобретения (71) Заявитель

{54) МНОГОКАНА32ЬНОЕ УСТРОЙСТВО. ОБМЕНА

ДЛЯ МНОГОМАШИННОЙ В22ЧИСЛИТЕ1!ЬНОЙ

СИСТЕМЫ

Изобретение относится к вычислйтельной технике и может быть использовано в многомашинных вычислительных комплексах при решении трансляционных задач, для ускорения операций ввода-вывода информации, при обработке статистических данных и в других случаях.

Известно устройство обмена инt0 формацией, используемое для передачи массивов информации иэ одной вычислительной машины в одну или несколько других (1 1.

Недостаток устройства — значитель15 ные з ат раты об орудов а ни я.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является устройство обмена которое содержит в каждом каФ

20 нале канальные приемо-передатчики, логику прерывания, адрес вектора, мультиплексор, дешифратор адреса,. дешифратор управлякхцих сигналов, регистр состояний и буферный регистр (2) .

Однако недостатком указанного устройства является невозможность быстрого обмена информацией только между двумя машинами в многомашинном вычислительном комплексе и дифференцирования передаваемых команд от данных. Эти операции можно выполнить только после программной настройки вычислительного комплекса, что требует длительного времени и снижает производительность всего вычислительного комплекса.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в многоканальное устройство обмена для многомашинной вычислительной системы, содержащее в каждом канале блок прерываний, дешифратор адреса, дешифратор управляющих сигналов, регистр состояния, буферный регистр, регистр адреса вектора, ком920695

QT338TOТВЕННО CO ВТОРЫМ BKOPOM QJiOKB прерываний канала и с четвертым установочным входом регистра состояния канала о

Структурная схема устройства представлена на чертеже

Многоканальное устройство обмена для многомашинной вычислительной системы содержит каналы 1 и 2, каждый

1@ из которых выполнен в виде дешифра-., тора 3 управляющих сигналов буфер ного регистра 4, коммутатора 5. блока

6 прерываний, регистра 7 адреса вектора, регистра 8 состояний, триггера 9 синхронизации„ дешифратор 10 номера ЦБМ, выходов 11-::6, -входов

17-23, блока 2А усилителей, дешифратор 25 адреса, Bb. õoäoâ 26 и 27, входа 28. Позициями 29 и 30 обозначены

ЦВМ, позициями 31 -- 36 - выходы, позициями 37 и 38 - входы дeu!nhpaтора управляющих сигналов, позицией 39 — выход дешифра ора номера UBN.

Устройство способно работать в д5 режиме программных операций с опросом флага или в режиме программных операций с использованием средств прерывания про -pамм, Каждому режиму обмена соответствуют свои адреса оо- ращения к устройству, мутатор и блок усилителей, причем выходы регистра адреса вектора канала, регистра состояния канала. и 5y." ферного регистра канала через коммутатор канала соединены с первым входом блока усигчтелей канала, первый выход блока усилителей канала через дешифратор адреса канала соединен с разрешающим входом дешифратора управляющих сигналов канала, с информационными входами буферных регистров каналов и с кодовым входом дешифратора управляющих сигналов канала, первый выход дешифратора управляющих сигналов канала соединен с управляющим входом регистра состояния канала, первый и второй установочные входы регистра состояния канала соединены соответственно с вторым и третьим выходами дешифратора управляющих сигналов каналов, четвертый выход дешифратора управляющих сигналов канала соединен с первыми входами блока прерываний каналов, выход блока прерываний канала соединен со входом прерывания соответствующей

ЦВМ, вторые вход и выход блока усилителей канала соединены соответственно с информационными выходом H входом соответствующей ЦВМ, второй и третий выходы дешифратора управляющих сигналов канала соединены соответственно с первым и вторым разрешающими входами буферного регистра канала, g каждый канал введены триггер синхронизации и дешифратор номера ЦВМ причем Второй третий и пятый выходы дешифратора. управляющих сигналов канала соединены соответ= ственно с первым, вторым гасяшими и с установочными входами триггера синхронизации канала, прямой выход триггера синхронизации канала соединен с третьим и четвертым установоч-. ными входами регистров состояния каналов, шестой выход дешифратора управляющих сигналов канала соединен с первым разрешающим входом дешифратора номера ЦВИ канала и со вторыми разрешающими входами дешифратора но= мера ЦВМ всех каналов, инверсный выход триггера синхронизации канала соединен с третьим разрешающим вхоpoè регистра состояния канала, первый выход блока усилителей канала соединен с информационными входами дешифраторов номера ЦВМ всех каналов, а первый и второй выходы дешифратора номера ЦВИ канала соединены соРежим передачи данных из одной мамашины во все другие гасредством программных операций с опросом флага — следующий.

В первом цикле обращения к каналу адрес устройства А1 проходит через блок 24 и старшие разряды адреса поступаю на вход дешифратора адреса 25, Дешифратор адреса 25 разрешает работу дешифра. ора управ:яющих сигналов 3 по входу 38. Детифратop управляющих сигналов 3 анализирует млапцые разряды адреса А1, поступающие на вход 37, и на выходе 36 вырабатывает сигнал, устанавливающий триггер синхро жзации 9. С прямого выхода тр "repà синхронизации 9 во внешний интерфейс поступает выходной сигнал 16, свидетельствующий о готовнссти машины к передаче информации, Информационная часть цикла обраще щя к каналу значения не >меет.

Далее передающая машина обраща55 ется к устройству по адресу А2 в цикле Ввод", принимает содержимое рйгистра состояний 8 и. анализирует его первый разряд, значение которо9206

25 го определяется входным сигн лом

1б внешнего интерфейса. Активный уровень сигнала свидетельствует о готовности всех машин к обмену информацией. Как только все машины

5 готовы к обмену информацией, передающая машина обращается к устрой" ству по адресу АЗ в цикле "Вывод".

В информационной части цикла передаваемые данные через блок 24 посту- 10 пают во внешний интерфейс по параллельным линиям 15. Параллельно pàíным во внешний интерфейс с выхода

35 дешифратора управляющих сигналов 3 поступает стробирующий сиг — !5 нал 14. В приемной машине данные с линий внешнего интерфейса 15 поступают на входы буферного регистра 4 ,и записываются в него по входному сигналу внешнего интерфейса 19. Од- 20 новременно сигнал с выхода 35 сбрасывает триггер синхронизации 9 и устанавливает второй разряд регистра состояний 8, активный уровень которого означает, что в буферный регистр 4 записаны данные. Следукнцее слово данных передается аналогично.

Приемные машины в первом цикле "Вывод" обращаются к своим устройствам обмена по адресу А1 и устанавливают З0 триггер синхронизации 9. Затем приемные машины обращаются к устройству по адресу А2 в цикле "Ввод", принимают содержимое регистра состояний 8 и анализируют его второй разряд. В случае, если этот разряд ус— тановлен, приемные. машины в цикле

"Ввод" по адресу АЗ обращаются к устройству и принимают данные из буФерного регистра 4. При этом сигнал с выхода 31 дешифратора управляющих сигналов 3 сбрасывает второй и третий разряды регистра состояний 8. Следующее слово данных принимается анало-. гично.

Пер едача команды из одной машины во все другие посредством программных операций с опросом флага проходит аналогично передаче данных, но в третьем цикле передающая маши50 на вместо адреса А3 обращается к устройству по адресу А4. При этом на выходе 34 дешифратора управляющих сигналов 3 вырабатывается выходной сигнал !3. В устройствах приемных машин сигнал 18 стробирует запись-ко55 манды в буферный регистр 4, сбрасывает триггер синхронизации 9 и устанавливает третий разряд регистра

95 6 состояний 8 информируя приемную машину о том, что в буферном регистре

4 хранится команда. При обмене информацией только между двумя маши- . нами многомашинного вычислительного комплекса передающая машина в первом цикле "Вывод" обращается к устройству по адресу А5 и на выходе

33 дешифратора управляющих сигналов

3 вырабатывается сигнал 12. В информационной части во внешний интерфейс передается номер приемной машины по линиям 15 ° В устройстве адресуемой машины со стороны внешнего интерфейса на номер машины поступает на вход 23 и на информационный вход дешифратора номера машины !О, сигнал 22 разрешает работу дешифратора 10, и если в адресуемой

ЦВ! взведеп триггер синхронизации 9, во внешний интерфейс поступает сигнал 16. В устройстве передающей машины сигнал 17 устанавливает 4-й разряд регистра состояний 8, свидетельствующий о готовности приемной

ЦВМ к обмену информацией. Передающая машина вводит содержимое регистра состояний 8 и анализирует его

4 — и разряд. Если разряд установлен, передающая машина выводит передаваемую информацию по адресу АЗ. Следующее информационное слово передается аналогично.

Устройство приемной машины работает аналогично случаю передачи информации во все машины комплекса.

Обмен информацией может проходить посредством программных операций с использованием средств прерывания программы. Логика прерывания вырабатывает в. ЦВИ сигнал требования прерывания программы в двух случаях. В первом случае передающая машина, требуя прерывание программы во всех приемных машинах, обращается к своему устройству по адресу А5 и на выходе

32 дешифратора управляющих сигналов 3 вырабатывается во внешний интерфейс сигнал 11. Во всех приемных машинах входной сигнал 21 инициирует работу блока прерывания б независимо от состояния триггера синхронизации 9.

Изобретение позволяет сократить число программных операций и повысить быстродействие вычислительного комплекса при обмене ипформацией между двумя машипамп.

920695

Формула изобретения

Чногоканаль««ое устройство обмена дпя многомашинной вычислительной системы, содержащее в «;яждом канале блок прерываний, дешифратор адреса, дешифратор управляющих сигналов, регистр состояния, буферный регистр, регистр адреса вектора, коммутатор и блок усилителей, при- 10 чем выходы регистра адреса вектора канала, регистра состояния канала и буферного регистра канала через коммутатор ка| яла соединень с первь«м входом блока усилителей канала, 35 первый выход блока усилителей канала через дешиФратор адреса канала соединен с разрешающим входом дешифратора управляющих сигналов канада,, с информационными входами буферных щ регистров каналов и с кодовым входом дешифрятора управляющих сигналов канала, .первый выход дешифратора управляющих сигналов канала соединен с управ 1яю«чим входом регистра состоя- 25 ния канала, первый и второй установочные входы регистра состояния ка««ял«« соединены соответственно с вторым и третьим выходами де««ифраторя управля«ощих сигналов каналов, четвер- ЗО тый выход дешифрятора управляющих сиг.

« алов кяпяля соединен с первыми входами блока прерываний каналов, выход блока прерь«ва««ий канала соединен с входом прерывания соответствующей

ЦЬ«1, вторые вход и выход блока усилит елей канала соединены соотв ет ст вен— но с информационными вь«Ходом и входом соответствующей ЦБМ, второй и третий выходы дешифраторя управляющих сигналов кяняля соеди««е««ь«соответ твенно с первым и вторым разре«««аю««п«ми входами буферного регистра канала„отличаю«цeeс я тем, что, с целью повышения быстродействия, оно содержит l3 каждом канале три г гер с инхр о низ ации и дешифрат ор номера ЦБ11, причем второй, третий и пятый выходы дешифратора упрявляюших сигналов канала соединены соответ ственно с первым, вторым гасящими и с установочными входами триггера синхронизации канала, прямой выход триггера синхронизации канала соединен с третьим и четвертым установочными входами регистров состояния каналов, шестой выход дешифратора управляющих сигналов канала соединен с первым разрешающим входом дешифратора номера ЦР>М канала и с вторыми разр еш ающи ми входами дешифр ат ор а ном ер а

ЦВИ всех каналов, инверсный выход триггера синхронизации канала соеди нен с третьим разрешающим входом регистра состояния канала, первый выход блока усилителей канала соединен с информационными входами дешифраторов номера Ц311 всех каналов, а первый и второй выходы дешифратора номера 13BN канала соединены соответственно со вторыië входом блока прерываний канала и с четвертым установочным входом регисгра состояния канала.

Источники информации, принятые во внимание при экспертизе

1. Патен" GAIA h 4004279, кл. G 06 F 3!04, опублик. 1977.

2. Nicrocomp««ter handbook. Каталог фирмы Digita1 Equ1pment Corporation 1976 р 16 1 1а 1-3 (прототип),