Устройство для сопряжения

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 18.02.80 (21) 2886613/18-24 с присоединением заявки № —(51) М. Кл.з

G 06 F 3/04

G 06 F 15/16

СССР по делам нзобретеннй н открытий

Опубликовано 07.02.82. Бюллетень № 5

Дата опубликования описания 17.02.82 (53) УДК 681.325 (088.8) (72) Авторы изобретения

В. В. Аедоницкий и А. Н. Баранов т

Московский ордена Трудового Красного Знамени t инженерно-физический институт

° (71) Заявитель (54) УСТРОЛСТВО ДЛЯ СОПРЯЖЕНИЯ

Гее1дарственный комвтет (23)

23 Приоритет—

Изобретение относится к вычислительной технике и может быть использовано, например, для организации высоконадежных однородных вычислительных систем обработки данных в реальном масштабе времени.

Известны устройства для сопряжения

ЭВМ в вычислительных системах, содержащих группу вычислительных машин (ВМ), группу коммутаторов и регистры сдвига (1).

Недостатками такой вычислительной системы являются невозможность одновременного обращения сразу к нескольким ВМ и снижение быстродействия или сокращение числа выполняемых функций при отказах отдельных ВМ.

Наиболее близким к изобретению является устройство для сопряжения вычислительных машин в вычислительной системе, содержащее М коммутаторов, М регистров сдвига, причем информационный выход j-ой вычислительной машины (j = 1, М) соединен с первым информационным входом j-ro коммутатора, вход )-го регистра сдвига соединен с выходом j-ro коммутатора, а выход со вторым информационным входом (j+1)-го коммутатора и с информационным входом (i+1)-ой ВМ, выход М-го регистра сдвига

2 соединен со вторым информационным входом первого коммутатора, управляющий выход j-ой ВМ соединен с управляющим входом j-го коммутатора, выход синхронизации одной из М ВМ соединен со входами синхs ронизации остальных ВМ (2).

Недостаток этого устройства состоит в ограниченных функциональных возможностях, так как устройство не позволяет присвоить адреса отказавших ВМ резервным.

В результате этого снижается быстродействие и надежность вычислительной системы.

Так, в случае резервирования системы аппаратное подключение резервных ВМ на место отказавших ВМ требует дополнительных затрат на коммутацию, а другой способ пе15 реключения ВМ вЂ” присвоение резервной ВМ идентификатора отказавшей ВМ (в случае подключения резервных ВМ в одну линию с основными ВМ) изменяет заданную последовательность обработки информации, что приводит к возрастанию времени передачи информации от одной ВМ к другой.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения автоматического переназначения адресов входов устройства.

903851

$0

Поставленная цель достигается тем, что в устройство, содержащее М регистров сдвига, М блоков коммутации, М регистров адреса и М триггеров контроля, причем выходы j ых (j = 1,М) регистра сдвига и регистра адреса, вход j-го триггера контроля и первый информационный вход j-го блока коммутации являются соответственно )-ыми информационным и адресным выходами устройства, входом готовности и информационным входом устройства, второц информационный вход и выход j-го блока коммутации соединен соответственно с выходом j-го и (j + 1)-го регистров сдвига, введены М элементов И и блок реконфигураций, включающий М коммутаторов, два счетчика, генератор импульсов, регистр состояний и группу элементов И, причем первый вход и выход j-го элемента И соединены соответственно с J-м управляющим входом устройства и управляющим входом j-го блока коммутации, а второй вход — с выходом

j-го триггера контроля и первым входом

j-го элемента И группы, второй вход которого подключен к М-му выходу дешифратора и входам сброса первого и второго счетчиков, а выход — к информационному входу j-го разряда регистра состояний, тактовый вход которого соединен с тактовыми входами первого и второго счетчиков и выходом генератора и м пульсов, а выход с информационным входом первого счетчика, выходом подключенного к информационным входам коммутаторов, адресные входы которых соединены с соответствующими выходами дешифратора, вход которого подключен к выходу второго счетчика, выход

j-го коммутатора соединен со входом j-го регистра адреса, выход М-го блока коммутации подключен ко входу первого регистра сдвига.

На чертеже представлена блок-схема устройства при сопряжении вычислительных машин в единой вычислительной системе и схема блока реконфигураций.

Устройство содержит регистры 1 сдвига, регистры 2 адреса, подключенные выходами ко входам ВМ 3, BbfxojIbl которых соединены со входами блоков 4 коммутации, элементов И 5 и триггеров 6, и блок 7 реконфигураций, включающий элементы И 8 группы, регистр 9 состояний, первый счетчик 10, коммутаторы 11, дешифратор 12, второй счет чик 13 и генератор 14 импульсов.

Устройство работает следующим образом.

Пусть из M вычислительных машин m являются рабочими, а остальные — резервными.

В исходном состоянии все (основные и резервные) ВМ 3 исправны, а регистрах 2 записаны порядковые номера соответствующих ВМ.

Логические единицы «1» на выходах триг геров 6 контроля, соответствующие исправ$

le

1$

2О

2$

1 зо з$

lO

l$ ным ВМ, подключают к управляющим входам блоков 4 через элементы И 5 и управляющие выходы ВМ 3. Если какая-то ВМ 3 выставила единичный сигнал на управляющем выходе, то соответствующий блок 4 подключает информационный выход этой

ВМ к своему выходу, давая ей возможность выводить информацию. При нулевом сигнале на управляющем входе блок 4 коммутирует вход и выход двух регистров 1.

Таким образом, по кольцу регистров I сдвига циркулирует информация, введенная из ВМ 3 и блоки 4 на соответствующие сдвиговые регистры 1. Каждой ВМ 3 присвоен адрес, опознаваемый ею в информационном сообщении, находящемся в регистре 1. При опознании своего адреса ВМ 3 читает и обрабатывает сообщение из соответствующего ей регистра 1 по заданной программе.

Резервные ВМ 3 в указанном процессе не участвуют, пока их адреса, записанные в регистрах 2, не соответствуют адресам рабочих ВМ 3. Как только в регистр 2 какой-либо резервной ВМ 3 будет записан адрес какой-либо отказавшей рабочей ВМ 3, то резервная ВМ 3 включает программу обработки и участвует далее в работе системы так, как это делала отказавшая рабочая ВМ.

В процессе работы системы генератора 14 формирует тактовые импульсы, счет которым ведет счетчик 13. Под действием этих импульсов регистр 9 сдвигает свое содержимое влево, а счетчик 10 прибавляет единицу к содержимому, если вытесняемый по данном такте разряд единичный, или оставляет неизменным содержимое, если вытесняемый разряд нулевой. На каждом такте открывается один йз коммутаторов 11, и в соответствующий регистр 2 подтверждается старый или вводится новый адрес, определяемый содержимым счетчика 10. На каждом M-ом также осуществляется сброс счетчиков 10 и 13 и запись состояний рабочих и резервных ВМ 3, фиксируемых на триггерах 6, через элементы И 8 в регистр 9.

Таким образом, в состоянии, когда все

ВМ 3 исправны, на выходах триггеров 6 зафиксированы единичные сигналы, которыми подготовлены элементы И 5 и разряды регистра 9. При этом в регистрах 2 присутствуют адреса, возрастающие в порядке подключения ВМ 3 в цепь регистров 1.

Предположим, отказала вторая ВМ 3.

Тогда на выходе второго триггера 6 формируется нулевой сигнал (по команде системы контроля второй ВМ 3), который блокирует второй элемент И 5 и, соответственно, возможность выдачи данных из второй ВМ 3.

На очередном цикле во второй разряд регистра 9 не записывается единичный сигнал.

В результате адрес второй ВМ записывается в третий регистр 2, адрес третьей ВМ вЂ” в четвертый регистр 2, и т.д., причем адрес

903851

Формула изобретения

Составитель В. Вертлиб

Техред А. Бойкас Корректор М. Коста

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор В. Данко

Заказ 115/29 последней рабочей ВМ записывается в регистр 2, соответствующий первой резервной ВМ 3. Те вычислительные машины, у которых сменился адрес, осуществляют соответствуюшие операции по переходу на работу по новым, если это требует процесс, программам, определенным новыми адресами, и работа системы продолжается.

Таким образом, благодаря новым возможностям устройства останов и перезапуск системы при отказах (или плановых

1О выключениях) ВМ не требуется. Это повышает надежность и быстродействие системы.

Кроме того, вместе с ВМ в такой системе могут быть включены любые другие источники, приемники или/и источники-приемники информации. 15

Устройство для сопряжения, содержашее

М регистров сдвига, М блоков коммутации, М регистров адреса и М триггеров контроля, причем выходы j-ых (j = 1,М) регистра сдви га и регистра адреса, вход j-го триггера контроля и первый информационный вход

1-го блока коммутации являются соответственно j-ыми информационным и адресным выходами, входом готовности и информационным входом устройства, второй информационный вход и выход j-го блока коммутации соединены соответственно с выходом

j-ro и j+1-го регистров сдвига, отличающе- 30 еся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения автоматического переназначения адресов входов устройства, в него введены М элементов И и блок реконфигураций, включающий M коммутаторов, два счетчика, генератор импульсов, регистр состояний и группу элементов И, причем первый вход и выход j-ro элемента И соединены соответственно с j-м управляющим входом устройства и управляющим входом j-го блока коммутации, а второй вход — с выходом j-го триггера контроля и первым входом j-го элемента И группы, второй вход которого подключен к М-му выходу дешифра тора и входам сброса первого и второго счетчиков, а выход — к информационному входу 1-го разряда регистра состояний, тактовый вход которого соединен с тактовыми входами первого и второго счетчиков и выходом генератора импульсов, а выход — с информационным входом первого счетчика, выходом подключенного к информационным входам коммутаторов, адресные входы которых соединены с соответствующими выходами дешифратора, вход которого подключен к выходу второго счетчика, выход j-го коммутатора соединен со входом j-го регистра адреса, выход М-ro блока коммутации подключен ко входу первого регистра сдвига.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3699529, кл. 340 — 172.5

1972.

2. Авторское свидетельство СССР № 602950, кл. G 06 F 15/16, 1976 (прототип) .