Цифровая система регулирования соотношения скоростей многодвигательного электропривода

 

()944045

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советокик

Социапистнческик

Республик (6l) Дополнительное к авт. саид-ву (22) Заявлено 05 09. 30 (2 l ) 2980599/24-07 с присоединением заявки М (23) Приоритет

Опубликовано 15.07.82. Бюллетень М 26

Дата опубликования описания 17. 07 . 82 (s l ) M. Кл.

Н 02 Р 5/46

1ЪеударстиккЫ1 комитет

СССР

lo аеаам взебретекий и аткрытий (>> 3 >B K 621. З1З., . 2 (088. 8) 8 И. Ольшевский и Б.А. фурман) I

1 (72) Авторы изобретения

Харьковский политехнический институт м. 8 Л;И - Леуина

I у: (71) Заявитель (54) ЦИФРОВАЯ СИСТЕМА РЕГУЛИРОВАНИЯ СООТНОШЕНИЯ

СКОРОСТЕЙ МНОГОДВИГАТЕЛЬНОГО ЭЛЕКТРОПРИВОДА

Изобретение относится к электротехнике и может быть использовано для управления приводами бумагоделательных машин прокатных станов и других агрегатов выпускающих полосовые мате5 риалы.

Известна цифровая система регулирования соотношения скоростей многодвигательного электропривода, содержащая генератор опорной частоты, диск" ретные задатчики скорости, управляемые от многоступенчатых контактных переключателей, цифровые регуляторы скорости, двигатели, импульсные дат" чики скорости 1 ).

Для мно годви га тел ьных агрегатов, выпускающих полосовые материалы, важно сохранить информацию об уставках всех регуляторов скорости, а значит и о соотношении скоростей в случае 2о останова агрегата, в том числе и при перерыве электроснабжения. Элементами памяти уставок .задания в указан" ной системе служат многопозиционные контактные переключатели. Однако наличие многопозиционных контактных элементов в цепях задания снижает надежность работы системы регулирования.

Наиболее близким техническим реше-. нием является цифровая система регулирования, содержащая генератор опорной частоты, блок тактовой частоты, входом связанным с генератором опорной частоты, секции управления скоростью каждого двигателя, каждая из которых содержит блоки распределения команд управления, имеющие входы команд управления, а также тактирующий вход, связанный с блоком тактовой частоты, дискретный задатчик .;корости, включающий реверсивлый счетчик памяти кода управления, преобразователь код"частота, буферный делитель частоты, регулятор скорости, импульсный датчик скорости, связанный с информационным выходом соответ», 94404 ствующего блока распределения команд управления, блоки распределения команд управления, соединенные между собой последовательно посредством инфОрмациОнных ВХОДОВ и ВыхОДОВ, ЭтО 5 устройство позволяет осуществить asтоматическую последовательную передачу изменения кода уставок для всей системы, при подаче команд типа "Прибавитьн и "Убавить" на командные входы устройств распределения команд.

Этот способ подачи команд резко упрощает органы управления (кнопка ), повышает надежность ввода информации и исключает зависимость ее достоверности при хранении от состояния контактов переключателя. Элементами памяти при этом служат реверсивные счетчики памяти кода управления каждого задатчика скорости Г2 ). 20

Недостатком известной системы является возможность полной потери информации о кодах управления при перерывах электроснабжения, что приводит к необходимости новой настройки кана- 25 лов задания при пуске привода. Устранение этого недостатка путем перехо да на гальванические источники питания затруднено, так как привод, например, современной бумагоделательной зв машины состоит. из 25 30 секций и сохранение электропитания только для счетчиков памяти на время реальных

Плановых и неплановых перерывов электроснабжения (от секунд до суток ) вле- з чет необходимость в нереально большой емкости аккумуляторов энергии.

Цель изобретения - повышение надежности.

Поставленная цель достигается тем, что в цифровую систему регулирования соотношения скоростей дополнительно введены шины сброса и перезаписи кодов. управления, блок долго45 временной памяти кодов управления, включающее и сто чни к переменного напряжения> выпрямитель с фильтром и стабилизатор напряжения, последовательно соединенные между собой, ин50 ди катор уровня питающего напряжения, подключенный входом к источнику переменного напряжения, блок управления, блок выбора адреса, энергозависимый постоянно запоминающий блок, оперативный запоминающий блок, преобразо ватель параллельного кода и в последовательный, второй вход блока управления соединен с тактирующим входЖм

5 4 блока выбора адреса, и подключен к генератору опорной частоты, дополнительный вход блока управления подключен к шине сброса, а выход связан с блоком выбора адреса и информационными входами управления энергозави" симого постоянного запоминающего и оперативно запоминающего блоков, в каждый дискретный задатчик скорости введен преобразовтель кода, первая и вторая двухвходовые схемы И, двухвходовые схемы ИЛИ, причем входы преобразователя кода связаны с выходами разрядов реверсивного счетчика памяти кода управления, вход установки

"Ноль" которого связан с выходом первой схемы И, а счетный вход "Сложе" ние" — с выходом схемы ИЛИ, первый вход которой связан с выходом второй схемы И, а второй подключен к информационному выходу соответствующего блока распределения команд управления, информационные входы оперативного за" поминающего блока связаны с выходами преобразователя кода задатчика ско-рости, информационные выходы - с инt формационными входами постоянного за" поминающего блока, выходы которого соединены с входами. преобразователя кода блока долговременной памяти, к выходу которого подключена шина перезаписи кодов управления, к которой подключе" ны первые входы вторых схем И задатчиков скорости, первые входы первых схем И связаны с шиной сброса, выходы блока выбора адреса соединены с вторыми входами первой и второй схем И соответствующего задатчика скорости, цепи питания блока управления, оперативного и постоянного запоминающих блоков соединены с шиной напряжения питания, подключенной к выходу стабилизатора напряжения.

На чертеже представлена структур" ная схема устройства.

Цифровая система регулирования соотношения скоростей содержит генератор 1 опорной частоты, блок 2 тактовой частоты, секции управления скоростью двигателей, каждая из которых состоит из блока 3 распределения команд управления, дискретного.задатчика 4 скорости, цифрового регулято1 ра 5 скорости, двигателя 6, импульсного датчика 7 скорости, и блок. 8 долговременной памяти кодов управления. Дискретный задатчик 4 скорости соде ржи т реве рси вный счет чи к 9 памя944045 ти кода управления с информационными входами, входом установки "Ноль" и информационными выходами параллельного кода, преобразователь 10 код-частота с входом тактирования, информационными входами управления и частотным выходом, к которому подключен вход масштабного преобразователя 11 частоты, выход которого через буферный делитель 12 частоты подключен 1о к входу задания регулятора 5 скорости, преобразователь кода 13, двухвходовые схемы И 14 и 15 и двухвходовую схему ИЛИ 16, причем выход схемы И 15 подключен к входу установки 15

"Ноль" счетчика 9, выход схемы И 14к первому входу схемы ИЛИ 16, выход которой связан с входом счетчика 9.

Блок 8 содержит источник 17 переменного напряжения, выпрямитель 18 с 2о фильтром, стабилизатор 19 напряжения, подключенный к шине 20 питания, индикатор 21 уровня напряжения питания, связанный с источником 17 переменного напряжения, блок 22 управления, 2 блок 23 выбора адреса, блок 24 энергозависимой постоянной памяти, блок 25 оперативной памяти, преобразователь 26 параллельного кода е последовательный, выход которого подключен к шине 27 записи кода управления, входы блока 22 управления подключены к индикатору 21 и генератору 1, à его выходы к входам управле" ния блока 23 выбора адреса, блоки 24 и 25 памяти, выход сигнала сброса подключен к шине 2U сброса, информационные входы блока 25 оперативной памяти связаны с выходами преобразователей 13 кода каждой секции, его выходы - с информационными входами блока 24 энергозависимой постоянной памяти, выхо. ды которого подключены к входам преобразователя 26 кода. К шине 27 подключены первые входы схем И 14 всех секций, к шине 28 - первые входы схем И 15 всех секций, а вторые входы схем И 14 и 15 каждой секции связаны с соответствующими выходами блока 23 выбора адреса. К шине 20 о питания подключены цепи питания генератора 1, блока 22 управления. и блоки 24 и 25 памяти. Блоки 3 распределения команд управления имеют по два информационных входа и два выхода, вход 29 команды управления "Прибавить!, вход 30 команды управления

"Убавить", а также по одному тактирующему входу. Тактирующие входы подключены к шине 31, связанной с выходом блока 2, информационные выходы распределения каждой предыдущей (no ходу технологического процесса секции подключены к информационным входам распределения каждой последующей секции при этом выход в каждой секции связан с вторым входом схемы ИЛИ 16, выход " с входом счетчика памяти 9.

Тактирующие входы преобразователей 10 в каждой секции подключены к шине 32 опорной частоты, связанной с выходом генератора 1.

Устройство работает следующим образом.

М

Заданное соотношение скоростей двигателей 6 реализуется цифровыми регуляторами 5 путем высокоточного регулирования скорости каждой секции привода, Параметром задания для регуляторов служит выходная частота(дискретных задатчиков 4 скорости, параметром цепи обратной связи - частота импульсных датчиков 7 скорости, механически связанных с двигателями 6. Уровень частоты задания для каждого регулятора определяется значением кода управления, записанного в счетчик памяти 9 соответствующего эадатчика. Увеличение или уменьшение этого значения производится путем подачи команд "Прибавить" или "Уба" вить" на входы 29 или 30 блока 3 распределения команд управления данной секции, выходы которого связаны с соответствующими входами счетчика 9.

Схема связи блока 3 распределения обеспечивает автоматическую коррекцию кода управления в последующих секциях при изменении уставки в преды" дущей секции. Наличие масштабных преобразователей 11 частоты позволяет произвести приведение различных уров-! ней частоты датчиков 7 секций к единому масштабу в целях задания и тем самым обеспечить простоту и на" дежность описанной последовательной связи блока 3 распределения команд.

Регулятор 5 производит сравнение выходной частоты дискретного эадатчика 4 с частотой импульсного датчика 7 скорости и вырабатывает управ" ляющее воздействие для исполнитель ого двигателя 6. Подразумевается, что в регулятор 5 входит как собственно цифровой регулятор, так и аналоговая регулирующая часть с преобразователем мощности ° Задача блока 8 долговременной памяти, введенно7 944045 8 го в структуру системы, заключается в том, чтобы при сохранении простоты и надежности схемы выработки кодов управления исключить возможность потери информации о кодах управления для любой из секций или системы в целом при перерыве электроснабжения, Последний приводит к исчезновению напряжения питания на всех элементах системы регулирования, в том числе t0 на счетчиках 9 памяти, являющихся хранителями информации в дискретных задатчиках и скорости, В данной системе. приняты меры по централизации хранения информации з в оперативном запоминающем блоке 25, 1 на входы которого через преобразователи 13 кода в последовательном коде может поступать информация о коде управления, записанном в виде парал- гр лельного кода в счетчиках 9 памяти.

Перенос информации в блок 25 и ее обновление производится циклично путем обегания всех секций с темпом, задаваемым блоком 22 управления, Центра- 2s лизованное хранение информации позволяет (при наличии 20-30 секций ) многократно уменьшать минимум энергии, необходимый для ее сохранения при перерыве электроснабжения. В част зо ности, при этом возникает реальная возможность в течение нескольких десятых долей секунды поддерживать нормальный уровень напряжения питания блока 8 памяти за счет запаздывания фильтров на выходе питающего блока 8 стабилизированного источника напряжения. Но окончательно вопрос долговременного хранения информации решается с помощью энергозависимого постоянного запоминающего блока 24, выполняемого на большой интегральной схеме с энергонезависимой памятью, при следующей последовательности операций. При перерыве электроснабжения чувствительный индикатор 2 1 уровня питающего напряжения на стороне переменного тока вырабатывает команду для блока управления, по которой запускается цикл перезаписи информации из блока 25 в блок 24. Максимальная .длительность этого цикла ограничена временем разряда емкостных фильтров на выходе выпрямителя 18 с фильтром до того минимального уровня напряжения, 55 при котором еще стабилизатором 19 на шине 20 питания обеспечивается нормальный уровень напряжения. После перезаписи информации она хранится ! в энергозависимой памяти блока 24 при отсутствии энергоснабжения. При восстановлении электроснабжения по сигналу от индикатора 21 уровня питающего напряжения команды блока управления организуют обратную переза" пись кодов управления в счетчики 9 памяти и дискретных задатчиков скорости. Выборка информации производится циклически, посекционно и через преобразователь 26 параллельного кода в последовательный поступает на шину 27. Выбор секции для записи в счетчик 9 соответствующего кода управления с шины 27. производится по командам блока 23 выбора адреса, синхронизированного блоком 22 управления с тактами выборки информации из памяти блока 24.

В начале каждого такта перезаписи кода управления на выходе блока 22 управления, связанного с шиной 28, генерируется импульс сброса, который производит установку "Ноль" счетчика 9 соответствующей секции, выделяемой командой блока 23 выбора адреса. Последовательность прохождения импульса сброса и такта .перезаписи кода управления очередной секции определяется блоком 22 управления, а управление входными цепями счетчиков 9 осуществляется с помощью схем И 14 и 15 и схемы ИЛИ 16.

Управляющие входы обеих схем И каждой секции связаны с соответствующим вы" ходом блока 23, на котором сигнал разрешения появляется только один раз за цикл перезаписи информации для всех секций, После сброса со счетчика через схему И 15 по входу установки "Ноль", с которым связан выход схемы И 15, к входу "Сложение" через схему И 14 поступает пакет счетных импульсов с выхода преобразователя 26.

Последовательным автоматическим подключением на перезапись задатчиков всех секций схема восстанавливает для управления регуляторами набор уставок для всей машины.

Использование данной структуры в условиях цехов промышленных предприятий с достаточно частыми провалами и перерывами в электроснабжении (хотя бы и кратковременными) должно повысить надежность и резко сократить время восстановления готовности системы управления к ведению технологического процесса.

9 944045 10

Формула изобретения . с блоком выбора адреса и с информаци"

/ онными входами управления энергоэави"

Цифровая система регулирования симого постоянного запоминающего и соотношения скоростей многодвигатель- оперативно запоминающего блоков, в ного электропривода, содержащая re- каждый дискретный задатчик скорости нератор опорной частоты, блок такто- также введен. преобразователь кода, вой частоты, входом связанный с гене- первая и вторая двухвходовые схемы И, ратором опорной частоты, секции управ- двухвходовые схемы ИЛИ, причем входы ления скоростью каждого двигателя, преобразователя кода связаны с выхокаждая иэ которых содержит блоки рас- 10 дами разрядов реверсивного счетчика пределения команд управления, имеющие памяти кода управления, вход уставвходы команд управления, а также так- ки "Ноль" которого связан с выходом тирующиЙ вход, связанный с блоком первоЙ схемы И, а счетный вход - с тактовой частоты, дискретный задатчик выходом схемы ИЛИ, первый вход кото.скорости, включающий реверсивный счет->s рой связан с выходом второй схемы И, чик памяти команд управления, Преоб- а второй подключен к информационному раэователь частоты, буферный дели- входу соответствующего блока распретель частоты, регулятор скорости, им- деления команд .управления, информвципульсный датчик скорости, связанный . Онные входы оперативного эапоминающес информационным входом соответствую- zp го блока связаны с выход м р рыхо ами и еоб ащего блока распределения команд yn- эователя кода задатчика скорости, равления, блоки распределения команд информационные выходы - с информационными вхо ами .постоянного запоминаюуправления, соединенные между собои ными входами и с

era волока выходы которого соедине" последовательно посредством информа щего блока, вых д ны с вхо ами преобразователя кода блоциОнных ВхОдОВ и Выходов, о T p g я5 ны с ВхОдами пр ка. олговременной памяти, к выходу ч а ю щ а я с я тем„ что, с целью ка .долговременно кото ого подключена шина перезаписи повышения надежности, в нее дополни которого подкл ко ов и авлвния, к которой подклю" тельно введены шины сброса и переза кодов управлвни чены пе вые входы вторых схем И записи кодов управления, блок долго- чены первые вх д р атчиков скорости, первые входы первременной памяти кодов управления, зО AaT4"Woe скорост вых схем и связаны с шииой сброса, включающий источник переменного навыхо ы лока выбора адреса соедине" пряжения, выпрямитель с фильтром и выходы блока выбора др д ны с вторыми входами первой и второй стабилизатор напряжения, последовахем " соответствующего эадатчика тельно соединенные между собой инди- схем И соответствующ ад катор уровня питающего напряжения 35 СКОРж " ЦЕПИ " ко ости епи питания блока управподключенный входом к источнику пере» ления оперативног поминаю их блоков соединены с шиной менного напряжения, блок управления поминающих блоко с д питания по ключенной к выходу стабиблок выбора адреса, энергозависимый питания, подключе постоянный запоминающий блок, опера» лиэатора напряжения. тивный запоминающий блок, преобразо- В - Источники информации, . ватель параллельного кода в последова- принятые во внимание при экспертизе тельный, второй вход блока управле-, 1. W. Frltzshe, Vortel Ye und Grenния соединен с тактирующим входом zen 41д!tater OrehzahRregeRungen. блока выбора адреса и подключен к Regefungstechnik. 1964, Н ° 1> S 7 11э генератору опорной частоты, дополни- Н 3,S. 104 112, H. 4, S, 159-1б3. тельный вход блока управления пзд- 2. Авторское свидетельство СССР ключен к шине сброса, а выход связан 1 76886б, кл. G 05 0 13/66, 1980.