Программируемый делитель частоты следования импульсов
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советсиин
Социалистичесиин
Республик (iii 945998 (6l ) Дополнительное к авт. свнд-ву— (22)Заявлено 02.12.80 (21) 3210238/18-21 с присоединением заявки М (23) Приоритет (5l)M. Кл.
Н 03 К 23/00
Рк)аврсткиный коиитет
СССР ао лелем изобретений и открытий (53) УДК 621 374..4 (088. 8) Опубликовано 23.07. 82, Бюллетень Ют 27
Дата опубликования описания 23. 07 ° 82 т
P. И. Волков и Н. Ю, Давиденко (72) Авторы изобретения
Московский институт электронной техники (71) Заявитель (4 ) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ
ИМПУЛЬСОВ
Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частоты, устройствах синхронизации, цифро-частотных устройствах вычислительной т ехни ки.
Известен делитель частоты следования импульсов, содержащий элементы совпадения, декадные счетчики, дополнительные декады с переменным коэффициентом деления, элементы ИЛИ, триггеры памяти и делитель часто" ты (1 j.
Недостаток известного устройства - ограниченные функциональные возможности из-за того, что данное устройство позволяет получать коэффициенты деления только в виде десятичных дробей.
Наиболее близким по технической сущности к изобретению является делитель частоты с дробным переменным коэффициентом деления, поз вол яющий получать программу равномерно распределенного исключения импульсов для формирования дробных десятичных разрядов коэффициента деления делителя и содержащий делитель частоты с переменным коэффициентом деле5 ния, блок исключения импульсов, регистры и сумматоры, причем первые входы делителя частоты с переменным коэффициентом деления и блока исключения импульсов объединены и подключены к входной шине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока исключения импульсов, первый выход - со вторым входом блока исключения импульсов, а выход " с тактовыми входами регистров, входы которых подключены к выходам. сумматоров соответствующих разрядов, 20 а выходы - к первым входам сумматоров соответствующих разрядов, вторые входы которых и третий вход делителя частоты с переменным коэффициентом деления подключены к шине ввода
g (fog„p1 причем
Если при отсутствии данного слагаемого И сумматор 3 работал бы по модулю А, то при наличии в качестве
50 слагаемого управляющего кода И (1), он работает по модулю Р, причем все остатки по модулю фиксируются в регистре 1 со смещением на величину М, 3 94599 управляющего кода, причем выход переноса сумматора старшего разряда соединен с управляющими входами блока исключения импульсов, а выход переноса - с .выходом переноса сумматора последующего младшего разряда 2).
Недостаток известного устройства заключается втом, что оно не позволяет получать коэффициенты, заданные произвольными рациональными дро- 10 бями, причем невозможна реализация в виде конечной схемы козффициен:тов деления, выражаемых бесконечной десятичной дробью. Кроме того, схема сложна по построению, так как кроме регистров и сумматоров содержит специальный блок исключения импульсов и дополнительный делитель частоты с переменным:коэффициентом деления.
Цель изобретения - расширение функциональных возможностей путем получения коэффициентов деления, заданных любой рациональной дробью при одновременном упрощении устройства.
С этой целью в программируемый делитель частоты следования импульсов, содержащий регистр и два сумматора, выход первого из которых соединен с входом регистра, введены блок элеЗо ментов И и элемент совпадения, первый вход которого подключен к тактовому входу регистра и к входной шине, а второй вход - к выходу переноса второго сумматора и первой группе входов блока элементов И, вторая группа входов которого подключена к шине вво да управляющего кода, а выходы — к первой группе входов первого сумматора, вторая группа входов которого соединена с выходом второго сумматора40 первая группа входов которого соединена с шиной ввода кода знаменателя, а вторая группа входов - с выходом регистра, установочный вход которого соединен с установочной шиной.
На чертеже представлена структурная схема устройства.
Устройство содержит регистр 1, И -p=-зрядные сумматоры 2 и 3, блок
4 элементов И, количество которых соответствует числу разрядов сумматора, элемент 5 совпадения. Цифрами
6-8 обозначены соответственно шины ввода кода знаменателя, ввода управляющего кода и установочная. s
Деление частоты следования импульсов в предлагаемом устройстве происходит следующим образом, 8 4
Коэффициент деления, заданный дробью Р/Q, где P, Q - целые числа, означает, что из пришедших на вход устройства Р импульсов на выход должны пройти только Q из них.
Это реализуется в накопителе чисел, работающем по модулю Р, В. качестве слагаемого с каждым импульсом на один из входов накопителя по входной шине подается число, равное Q, а на другой вход - код управления, стробируемый сигналом переноса, возникающим в случае превышения над модулем P.
Если на вход пришло L импульсов, количество импульсов на выходе определяется как с=(" ) Тогда в накопителе будет остаток
В частности, если на вход приходят P импульсов, на выходе будет Q импульсов.
В предла гаемом устройстве на копитель реализован как сумматор накапливающего типа, работающий по модулю, определяемому числителем коэффициента деления путем прибавления с каждым переносом, возникающим в сумматоре 3 управляющего кода И по шине 7 где P - числитель коэффициента деления;
И - разрядность сумматоров и регистра, А - основание используемой системы счисления, в которой работает используемый сумматор.
Каждое превышение над модулем передается на выход делителя s виде импульса, появляющегося на элементе 5.
Продолжение таблицы
945998
Есть
011
3
5
Есть
001
Нет
110
Есть
100
Есть
010
Исходное состоя
1; ние
Нет
Формула изобретения
Программируемый делитель частоты следования импульсов, содержащий регистр и два сумматора, выход пер" вого из которых соединен с выходом регистра, отличающийся тем, что, с целью расширения функциональных воэможностей путем получения коэффициентов деления заданЫ ных любой рациональной дробью при одновременном упрощении устройства, в него введены блок элементов И и элемент совпадения, первый вход которого подключен к тактовому входу
Исходное состояНет ние
Есть
Изменение числителя коэффициенга деления происходит путем добавления с каждым переносом, возникающим в сумматоре 3, по первой группе входов сумматора 2 управляющего кода, 5 снимаемого с выходов блока 4.
Изменение знаменателя коэффициента деления производится сменой ве" личины слагаемого, подаваемого на первую группу входов сумматора 3 !
О по шине 6.
Рассмотрим работу устройства на примере деления конечной последовательности импульсов в случае использования данной схемы в цифро-частотных вычислительных устройствах. Исходное значение кода, зафиксированное в регистре 1, может быть произвольным, важно лишь, чтобы эти коды не были меньше величины Н. m
Поэтому по шине 8 регистр 1 предварительно устанавливается в состоянии, при котором в каждый разряд записывается максимальная цифра, т.е.
s регистр записывается код,,допу- 25 стимый при любых коэффициентах деления.
Пусть коэффициент деления равен
7/5, а делитель работает в двоичной системе счисления. Для этого достаточ- зс но 3-разрядного делителя. Исходным кодом, зафиксированным в регистре
1 по сигналу шины 8, будет код 111. =
=7„о, По шине 7 подается код (2 -7)
1О
=1 =001 . По шине 6 подается код
5„О=101 . На выходе сумматора 3 формируется код 111+101=100, и возникает сигнал переноса, поэтому значение выхода сумматора увеличивается на величину И=001 и становится рав40 ным 100+001=101.
Вследствие наличия сигнала переноса первый входной импульс проходит через элемент на выход делителя и по нему же происходит запись
45 выхода сумматора 2 в регистр 1.
В таблице представлены изменения последовательности кодов, Фиксируемых в регистре l.
Таким образом, из семи пришедших на вход импульсов на выход прошло лишь пять
Предлагаемое устройство реализует коэффициенты, заданные любой рациональной неправильной дробью, и при этом позволяет отказаться от специального блока исключения импуль" сов и дополнительного делителя частоты с переменным коэффициентом деления.
Часть устройства, представленная композицией двух двухвходовых сумматоров может быть реализована одним трехвходовым сумматором, работающем в той системе счисления, в которой представлены числитель и знаменатель правильной дроби, выражаоцей значение коэффициента деления.
Использование в предлагаемом делйтеле частоты более регулярной схемы повышает надежность устройства и уменьшает номенклатуру используемых микросхем. Применение только стандартных микросхем повышает технологичность изготовления делителя.
7 945998 8 регистра и к входной шине, а второй шиной ввода кода знаменателя, а вто вход - к выходу переноса второго сум- рая группа входов - с выходом рематора и первой группе входов блока гистра, установочный вход которого элементов И, вторая группа входов соединен с установочной шиной. которого подключена к шине ввода уп- Источники информации, равляащего кода, а выходы - к первой принятые во внимание при экспертизе группе входов первого сумматора, вто- 1. Авторское свидетельство СССР рая группа входов которого соединена N 506130, кл. Н 03 К 23/00, 1974. с выходом второго сумматора, первая 2. Авторское свидетельство СССР группа входов которого соединена с» У 657615, кл. Н 03 К 23/00, 1976.
6ЬИИПИ Заказ 5350/75
Тираж 959 Подписное филиал ППП "Па тент, г . Ун.г с>род, ул, Проен y >c.<ð,4
