Десятичный счетчик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 21.1080 (21) 2995486/18-21 t$1) М. КП.
Союз Советских
Социалистических
Республик (/г -«" г
Н 03 К 23/02 сприсоединениемзаявки ¹
Государственный комитет
СССР аа делам изобретений и открытий (23) Приоритет
Опубликовано 300782. Бюллетень ¹ 28 (53) УДК621 ° 374. .32(088.8) Дата опубликования описания300782
r. ,1
Р
Б.N.Áoé÷óê, l0.A.Êóæåëþê, Б.В.Осыка и И.В.Руд нь
/
Специальное конструкторско-технологическое бю физико-механического института AH Украинской CCP. (72}Авторы изобретения (71) Заявитель (54) ДЕСЯТИЧНЫЙ СЧЕТЧИК
Изобретение относится к автоматике и вычислительной технике и может найти применение в устройствах деления частоты.
Известен десятичный счетчик, содержащий четыре разряда, логический элемент И, и осуществляющий деление входной частоты одновременно на два и на десять (1j.
Недостатком этого десятичного счетчика является малое число коэффициентов деления.
Наиболее близким к предлагаемому является десятичный счетчик, содержащий четыре разряда и два логических элемента, причем тактовые входы разрядов соединены между собой и шиной входных импульсов, первые входы первых групп входов по И которых соединены между собой и с прямком выходом четвертого разряда, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов, прямой и инверсный выход первого разряда соединены соответственно со вторыми входамн первой и второй групп входов по И первого логи.ческого элемента, подключенного сво. им выходом к соединенным между собой J-: и К-входам второго и к первым J- и К-входам третьего и четвертого разрядов, вторые J- и, К-входы которых соединены между собой и с выходом второго логического элемента, вторые входы первой и второй групп входов по И которого подключены соответственно к прямому и инверсному выходам второго разряда, .прямой выход третьего разряда подключен к соединенным между собой тре» тьим J- и К-входам четвертого разряда; Устройство обеспечивает деление входной частоты одновременно на два, пять и десять (23.
Недостатком устройства является малое количество коэффициентов деления входной частоты.
Цель изобретения — расширение функциональных возможностей, т.е. получение дополнительного коэффициента деления на два с половиной.
Поставленная цель достигается тем, что в десятичный счетчик, содержащий
25 четыре разряда и два логических элемента, первые входы первых групп входов по И которых соединены между собой и с пряьим выходом четвертого разряда, инверсный выход которого
30 подключен к соединенным между собой
947972 первым входам вторых групп входоь по И логических элементов, прямой и инверсный выход первого разряда соединены соответственно с вторыми входами первой и второй групп входов по
И первого логического элемента, под- 5 ключенного сьоим выходом к соединенным между собой J- и К-входам второго разряда и первым J-и Е-входам третьего разряда, вторые J- и К-входы которого соединены между собой и с 10 выходом второго логического.элемента, подключенного вторыми входами первой и второй групп входов но И соответственно к прямому и инверсному выходам второго разряда, такто- 15 вый вход которого подключен к соединенным между собой тактовым входом остальных трех разрядов и шине входных импульсов, введены элемент равнозначности и трехвходовой логический элемент И, причем первый вход элемента равнозначности подключен к шине входных импульсов, второй — к выходу второго логического элемента, выход первого логического элемента подключен к первому входу трехвходо-. 2
25 вого элемента И, второй вход которо—
ro подключен к прямому выходу третьего разряда, третий — к выходу элемента равнозначности, а выход— к соединенным между собой J- и К-вхс-30 дам четвертого разряда.
На фиг.1 приведена функциональная схема десятичного счетчика; на фиг.2 — диаграммы его работы. 35
Десятичный счетчик содержит разряды 1-4, элемент 5 равнозначности, логические элементы б и 7 и трехвходовой логический элемент И 8, причем тактовые входы разрядов 1-4 и первый вход элемента 5 равнозначности соединены между собой и с шиной входных импульсов, первые входы первых групп входов по И логических элементов б и 7 соединены между со- 4 бой и с прямым выходом разряда 4, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов 6 и 7, вторые входы первой и второй групп входов по И логического элемента б подсоединены соответственно к прямому и инверсному выходам разряда 1, выход логического элемента б подключен к соединенным между собой J- и К-входам55 рЬряда 2, первым J- и К-входам разряда 3 и первому входу логического элемента И 8 прямой и инверсный выходы разряда 2 соединены соответственно со вторыми входами первой и 60 второй групп входов по И логического элемента 7, подключенного. своим выходом к соединенным между cotой второму входу элемента 5 равнозначности и вторым J- и К-входам разряда 3, 65 прямой выход которого подсоединен ко второму входу логического элемента И
8, подключенного своим третьим входом к выходу элемента 5 равнозначности, а выходом — к соединенным между собой J- и К-входам разряда 4.
Работа устройства поясняется временными диаграммами, приведенными на фиг.2.
Входные импульсы (9.) nocTyvaIQT на тактовые входы разрядов 1-4 и первый вход элемента 5 равнозначности. Входная частота деленная на два формируется на выходе разряда 1(10), на два с половиной — на выходе трехвходового логического элемента 8 (16), на пять — на выходе разряда 3 (14), на десять — на выходе разряда 4 (17).
Формы сигналов на выходах разряда 2, логических элементов. б и 7 и элемента 5 равнозначности показаны соответственно на (12), (13) и (15).
Таким образом, предлагаемь1й десятичный счетчик выгодно отличается от известного большим числом коэффициентов деления частоты, что значительно расширяет его функциональные возможности.
Формула изобретения
Десятичный счетчик, содержаший четыре разряда и два логических элемента, первые входы первых групп входов по И которых соединены между собой и с прямым выходом четвертого разряда, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов, прямой и инверсный выходы первого разряда соединены соответственно с вторыми входами первой и второй групп входов по И первого логического элемента, подключенного своим выходом к соединенным между собой J- и К-входам второго разряда и первым J- u
К-входам третьего разряда, вторые и I;-входы которого соединены между собой и с выходом второго логического элемента, подключенного вторыми входами первой и второй групп входов по И соответственно к прямому и инверсному выходам второго разряда, тактовый вход которого подключен .к соединенным между собой тактовым входом остальных трех разрядов и шине входных импульсов, о т л и ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены элемент равнозначности и трехвходоьой логический элемент И, причем первый вход элемента равнозначности подключен к шине входных импульсов, второй — к
947972
Фиг.1
Фиг;2
Составитель Л.Левченко
Техред Л. Пекарь Корректор A.Дзятко
Редактор lO.Ñåðåäà
Заказ 5668/78 Тираж 959 Подписное
BHHHIIH Государственного коМитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Рауыская наб., д.4/5
Филиал ППП "Патент", г.ужгород, ул.Нроектная,4 выходу второго логического элемента выход первого логического элемента попклкчен к первому входу трехвходового элемента И, второй вход которого подключен к грямому выходу тре тьего разряда, третий — к выходу элемента равнозначности, а выход— к соединенным между собой J- и Квходам четвертого разряда.
Источники инФормации, принятые во внимание при экспертизе
1. Гутников В.С. Интегральная электроника в измерительных прибо5 рах. М., "Энергия", 1980, с.218, рис.14-16.
2. Авторское свидетельство СССР.9 646433, кл. Н 03. К 23/02.
