Запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (»i949718 (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.07.79 (21) 2786851/18-24 (5I) М. Кл.

G 11 С 11/00 с присоединением заявки №вЂ” (23) Приоритет—

Гесударетвеииык камитет

СССР

Опубликовано 07.08.82. Бюллетень № 29 (53) УДК 681.327..6 (088.8) Ilo делам изебретеиий и еткрмтий

Дата опубликования описания 17.08.82

Б .С. Севериновский, С. И. Карый, А. С. Боб овский;- ... и А. А. Малышев (72) Авторы изобретения (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ).

Известно ЗУ, содержащее адресные ключи, выход каждого из которых подключен 5 к общему формирователю или накопителю, а вход — к соответствующему выходу дешифратора, а также элемент задержки, вход которого соединен с шиной «Обращение», а выход — к входу общего формирователя.

В таком ЗУ адресные ключи предназначены для коммутации тока общего формирователя в выбранный адрес накопителя. Адресный ключ представляет собой транзистор, работающий ц клю.евом режиме, который под действием сигнала с дешифратора пе- 15 реходит из режима отсечки в режим насыщения. Важной особенностью такого ЗУ является то, что из группы адресных ключей по координате Х (или Y) при каждом обращении к ЗУ срабатывает только один ключ, выбранный дешифратором. Такая особенность позволяет миниатюризировать адресные ключи, выполнив всю такую группу или часть ее в одном корпусе микросхемы, расчитанном на мощность ра«сеивания одного ключа (1) .

Недостатком этого ЗУ является то, что при использовании в нем магнитного накопителя мощность сигнала со стандартного логического элемента дешифратора недостаточна для введения транзистора адресного ключа в режим насыщения.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является ЗУ, содержащее адресные формирователи, выходной каскад каждого из которых подключен к общему формирователю или магнитному накопителю, а первый выход предварительного каскада к соответствующему выходу дешифратора, а также элемент задержки, вход которого соединен с шиной «обращение», а выход— к входу общего формирователя, а также шину «Питание». В таком ЗУ мощность сигнала выбранного адреса на один-два порядка больше мощности сигнала со стандартного логического элемента, поэтому адресный ключ выполняется в виде двухкаскадного формирователя, первый каскад

949718 которого является усилителем мощности, а второй — ключом (2) .

В адресной цепи такого ЗУ большая часть мощности рассеивается предварительными каскадами адресных формирователей, причем она практически не зависит от того выбран адресный формирователь или нет.

Объясняется это тем, что в монокристальных интегральных схемах предварительный каскад (усилитель мощности) подключение его к выходному каскаду выполняется с непосредственными связями без реактивных элементов и трансформаторов. Это приводит к необходимости размещать, как правило, каждый адресный формирователь в отдельном корпусе и является недостатком такого ЗУ, так как усложняет устройство и снижает надежность, увеличивая количество микросхем, паек и габариты устройства.

11ель изобретения — упрощение устройства и повышение его надежности.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее две группы адресных формирователей, одни выходы выходного каскада каждого из адресных формирователей первой группы подключены к выходу формирователя тока, другие — к одним соответствующим входам накопителя, выходы адресных формирователей второй группы подключены к другим соответствующим входам накопителя, первые входы предварительного каскада адресных формирователей первой и второй групп подключены к соответствующим выходам дешифратора, элемент задержки, вход которого подключен к шине «Обращение», а выход — к входу формирователя тока, и шину питания, введены формирователь напряжения, элемент ИЛИ, ключи и ограничитель амплитуды, вход которого подключен к выходу формирователя тока, а выход — к первому входу формирователя напряжения, второй вход которого соединен с шиной «Обращение», а третий — с шиной «Питание» выход формирователя напряжения соединен с первыми входами ключей, выходы каждого из которых подключены к второму входу предварительного каскада адресных формирователей первой и второй групп, а вторые входы ключей через соответствующий элемент ИЛИ подключены к соответствующим вторым входам предварительных каскадов адресных формирователей первой и второй групп.

Сущность изобретения — упрощение устройства и повышение надежности состоит в уменьшении времени питания адресных формирователей путем запитки их предварительных каскадов через ключи от формирователя напряжения, причем ключи определяют адрес подачи питания за счет управления через элементы ИЛИ—

З5

55 от первых входов предварительных каскадов, а формирователь напряжения задает амплитуду и длительность этого питания с помощью ограничителя напряжения, преобразующего управляющий сигнал (перепад напряжения от адресного тока) до стан дартного уровня.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит первую группу

1 — 3 адресных формирователей по координате Х и вторую группу 4 — 6 по координате У, состоящие из предварительного каскада 7 с первым входом 8, подключенным к соответствующему выходу дешифратора 9, вторым входом 10 и выходным каскадом 1, подключенным к накопителю 12 (по координате выборки Y) или к выходу 13 формирователя 14 тока (по координате выборки Х), вход 15 последнего соединен с выходом элемента задержки 16, вход которого соединен с шиной 17 «Обращение». Оно содержит также ограничитель 18 амплитуды, выход которого подключен к первому входу 19 формирователя 20 напряжения, имеющего второй вход 21 и у которого третий вход 22 соединен с шиной 23 «Питание», а выход

24 — с первым входом 25 ключей 26, второй вход 27 каждого из которых соединен с выходом элемента 28 ИЛИ, входы которого соединены с соответствующим первыми входами 8 предварительных каскадов 7. Вход, ограничителя 18 амплитуды соединен с выходом 13 формирователя 14 тока, второй вход 21 формирователя 20 напряжения соединен с шиной 17 «Обращение», а выход ключей 26 соединен с вторым входом 10 предварительного каскада 7 соответствующих адресных формирователей 1 — 6. Необходимо отметить, что ключи 26 лишь функционально выделены в отдельный элемент. Так как рассеиваемая ими мощность незначительна, то при реализации ЗУ целесообразно размещать их в корпусе микросхемы адресных формирователей.

Устройство работает следующим образом.

С выхода дешифратора 9 разрешающий потенциал подается, например, на вход 8 предварительного каскада 7 адресного формирователя 1 и через элемент 28 ИЛИ на второй вход 27 ключа 26. При поступлении сигнала на шину 17 «Обращение» срабатывает формирователь 20 чапряжения, который из напряжения Е на шине 23 Питание» формирует напряжение И, равное номинальному напряжению питания предварительного каскада 7 адресного формирователя 1 плюс падение напряжения на ключе 26. Напряжение И через выбранный ключ 26 поступает на второй вход 10 предварительного каскада 7 адресных формирователей первой группы 1 — 3, что приво949718 дит, поскольку разрешающий потенциал подается только на вход 8 предварительного каскада 7 адресного формирователя 1, к срабатыванию выходного каскада 11 этого формирователя. Сигнал на шине 17 «Обращение», пройдя через элемент задержки

16, поступает на вход 15 формирователя 14 тока, который посылает через открытый выходной каскад 11 адресного формирователя 1 в накопитель 12 импульс адресного тока с определенным фронтом, длительностью и амплитудой. Одновременно ограничитель 18 амплитуды формирует из перепада напряжения адресного тока на выходе

13 формирователя 14 импульс напряжения с уровнем стандартных логических элементов, который поступает на первый вход 19

1О !

5 формирователя 20 напряжения. В схеме формирователя 20 напряжения первый вход

19 и второй вход 21 представляют входы элемента ИЛИ. Поэтому выключение формирователя 20 напряжения, а значит и отключение питания от предварительных

20 каскадов, произойдет в определенный момент — момент запирания формирователя

14 тока. Наступление этого момента может меняться, во-первых, в зависимости от режима считывания или записи, а во-вторых, 25 из-за разброса задержки выключения общего формирователя по отношению к времени выключения входного сигнала, которая зависит от схемы построения формирователя 14 тока, нестабильности параметров его элементов, времени рассасывания и температуры окружающей среды. Выключение формирователя напряжения с помощью управляющего сигнала (перепада напряжения адресного тока) позволяет исключить возможность выключения питания предварительных каскадов раньше

35 выключения адресного тока, протекающего через выходной каскад адресного формирователя. Это позволяет обеспечить нормальную работу ЗУ, т. е. надежную запись без потери быстродействия и исключить 40 возникновение на выходном каскаде адресных формирователей выбросов напряжения, превышающих пределы допустимых.

Таким образом, в предлагаемом ЗУ запитка предварительных каскадов осуществ- 45 ляется через ключи от формирователей напряжения, причем ключи с помощью элементов ИЛИ определяют адрес подачи питания, а формирователь напряжения с помощью ограничителя амплитуды задает необходимую длительность и амплитуду. 50

Одновременно с подачей напряжения на адресный формирователь первой группы 1 будет запитан предварительный каскад 7 адресных формирователей второй группы

2 и 3, т. е. в нашем примере рассеивание мощности будет производится также пред- 55 варительными каскадами 7 адресных формирователей первой группы 2 и 3. Аналогично протекают процессы в формирователях второй группы 4, 5 и 6 по координате У, а также при последующих обращениях к ЗУ, и, таким образом, выделение мощности в нашем примере, происходит только в трех, по каждой координате, адресных формирователях во время посылки общим формирователем импульса тока в магнитный накопитель.

Количество адресных формирователей выбирается из оптимального, с точки зрения конструктивного исполнения, для данного ЗУ, соотношение между количеством ключей 26, элементов 28 ИЛИ, мощностью рассеивания предварительных каскадов 7 и допустимой мощностью рассеивания одним корпусом микросхемы.

В предлагаемом ЗУ возможно уменьшение в 10 — 20 раз количество корпусов микросхем адресных формирователей и количество паек, а также соответствующее уменьшение рассеиваемой мощности, габаритов и повышение надежности.

Предварительные каскады адресных формирователей находятся в рабочем состоянии лишь часть рабочего времени устройства, это дополнительно повышает надежность адресных формирователей и устройства в целом. Необходимо отметить, что в формирователе 20 напряжения можно использовать маломощную схему стабилизатора, например эмиттерный повторитель, запитанный от напряжения, выделенного на стабилитроне. Это позволит снизить требования к стабильности источника питания Е или расширить зону устойчивой работы ЗУ. Если запитывать формирователь 20 напряжения от источника, которым запитан формирователь 14 тока, то это приведет еще к одному приемуществу — уменьшению количества номиналов источников питания ЗУ.

Формула изобретения

Запоминающее устройство, содержащее две группы адресных формирователей, одни выходы выходного каскада каждого из адресных формирователей, первой группы подключены к выходу формирователя тока, другие — к одним соответствующим входам накопителя, выходы адресных формирователей второй группы подключены к другим соответствующим входам накопителя, первые входы предварительного каскада адресных формирователей первой и второй групп подключены к соответствующим выходам дешифратора, элемент задержки, вход которого подключен к шине «Обращение», а выход — к входу формирователя тока, и шину питания, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, оно содержит

949718

ВНИИПИ Заказ 5489/42 Тираж 622 Подписное

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 формирователь напряжения, элемент ИЛИ, ключи и ограничитель амплитуды, вход которого подключен к выходу формирователя тока, а выход — к первому входу формирователя напряжения, второй вход которого соединен с шиной «Обращение», а третий — с шиной «Питание», выход формирователя напряжения соединен с первыми входами ключей, выходы каждого из которых подключены к второму входу предварительного каскада адресных фор.мирователей первой и второй групп, а вторые входы ключей через соответствующий элемент ИЛИ подключены к соответствующим вторым входам предварительных каскадов адресных формирователей первой и второй групп.

Источники информации, принятые во внимание при экспертизе

1. Сергеев Н. П., Вашкевич Н. П. Основы вычислительной техники (память УВМ)

М., «Высшая школа», 1973, с, 197, 199.

2. Каган Б. М., Каневский М. М. Цифровые вычислительные машины и системы.

М., «Энергия», 1974, с. 293 — 295 (прототип).