Устройство для контроля записи информации в блоках памяти

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()949720

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 09.01.81 (21) 3234132/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

G 11 С 29/00.Гесудеретееемй кемнтет

Опубликовано 07.08.82. Бюллетень №29

СССР (53) УДК 681.327 (088.8) ве,еелем езебретений и еткрмтий

Дата опубликования описания 17.08.82 (72) Авторы изобретения

М. Г. Дзагнидзе, А. С. Слесарь и В. И. Губскйй

Центральное конструкторское бюро с опытным„ производством АН Белорусской ССР

/ (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПИСИ ИНФОРМАЦИИ

В БЛОКАХ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано для контроля оперативных запоминающих устройств, работающих в реальном масштабе времени.

Известно устройство для контроля записи информации в блоках памяти, которое содержит накопитель, регистр числа, регистр адреса, дешифратор адреса с адресными формирователями, разрядные формирователи, блок усилителей воспроизведения, i 0 блок образования контрольной информации, два триггера и пять логических элементов (11.

Недостаток устройства — невозможность самоконтроля.

Наиболее близким техническим решением к изобретению является устройство, содержащее формирователи интервала записи и конца считывания, элементы И и элементы ИЛИ, входы каторого подключены соответственно к выходу формировате- гв ля записи и первого элемента И, а выход соединен с шиной «Запись» и через последовательно включенные формирователи считывания и конца считывания — с входом второго элемента И, другой вход которого соединен с выходом схемы сравнения, а выход — с первыми входами первого и третьего элементов И, вторые входы которых подключены соответственно к прямому и инверсному выходам формирователя интервала записи, вход которого соединен с выходом формирователя записи, причем выход третьего элемента И подключен к шине «Отказ» (2).

Недостатком этого устройства является низкое быстродействие, так как сигнал на выходе схемы сравнения может вызывать повторную запись по данному адресу до тех пор, пока не окончится отведенное на коррекцию сбоя время-интервал контроля.

Цель изобретения — повышение быстродействия при применении для контроля верности записи данных контрольного считывания.

Поставленная цель достигается тем, что в устройство для контроля записи инфор мации в блоках памяти, содержащее схему сравнения, входы которой являются информационным и контрольным входами устройства, основной регистр адреса и блок

949720 формирователя импульсов записи, выход которого подключен к входу синхронизации четвертого триггера, установочный вход которого соединен с информационным входом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к прямому выходу второго триггера, установочному и информационному

35 входам третьего триггера, третий вход элемента ИЛИ-НЕ соединен с инверсным выходом четвертого триггера и первыми входами элемента ИЛИ-И, вторые входы которого подключены к прямому выходу четвертого триггера, второй вход сброса которого объединен с входом сброса вто40

50 рого триггера и является одним из входов блока, информационный вход второго триггера, третьи и четвертые входы элемента

ИЛИ-И являются соответственно другими входами блока, выходы элемента ИЛИ-HE элемента ИЛИ-И и формирователя импульсов записи, прямой выход четвертого триггера и выходы второго триггера являются выходами блока.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2— функциональная схема наиболее предпочти- эз тельного варианта выполнения блока местного управления; на фиг. 3 — временные диаграммы работы устройства. мести<;о у>>равлення, входы которого являются у прdB. IH юп(нмн Входами устройстВа, Введеш> д(о>>о.;11(нте >ьнь>й регистр адреса, 1<ом»ут;>ТО». Ва;;< ннтель и первый триггер, f! II(P<; > :.1 :»1>>H! I f 1(х<» 1. которого подключен

К ВЬ; .<Ь С, с "1! l Г j>c> I 11(ff>fH, ВХОД СННХРОНН ннен <х.,lач:. спнхронизации

1>с г>1<"I < Ilдрс;.> и «>хх<>д<»1 синхронмпульс<>В 6..»В:» л.(còHîi-(> управ,>(пня, выход перВО "(> тр.:1: Гер;1 >1Одклк)>f(. H к информационно;>у Вход, .;акопнтеля, адресный вход кото- 10 ро><> ссн,>инеи с вь>ходом дополнительного рс гнсгр» «дреса, и><формацн<гнный вход которого подключен к Выходу коммутатора, первый, второй, трс тий н четвертый входы которого соединены соответственно с выходом и с адресным входом основного ре- гистра адреса и с управляющими выходами блока местного управления, выход управления записью которого соединен с управляющим входом накопителя, выход которого является информационным выходом зо .устройства.

Кроме того, блок местного управления содержит второй, третий и четвертый триг- геры, формирователь импульсов записи, элемент ИЛИ=И, элемент ИЛИ-НЕ и элемент

НЕ, причем выход элемента ИЛИ-И соединен с входом синхронизации второго триггера, первым входом формирователя импульсов записи и входом элемента НЕ, выход которого подключен к входу синхронизации третьего триггера, инверсный вы- зо ход которого соединен с вторым входом

Устройство содержит основной регистр 1 адреса. На фиг. 1 изображен контролируемый блок 2 памяти, выполненный на микросхемах.

Устройство содержит также коммутатор 3, дополнительный регистр 4 адреса, накопитель 5, предназначенный для хранения контрольных разрядов информации, схему 6 сравнения, блок 7 местного управления и первый триггер 8, предназначенный для - запоминания результата сравнения в течение времени, необходимого для записи их в накопитель.

Блок местного управления содержит (фиг. 2) элемент ИЛИ-И 9, второй триггер 10, предназначенный для упра вления коммутатором, элемент ИЛИ-НЕ 11, элемент HE 12, третий триггер 13, предназначенный для формирования дополнительного синхроимпульса, формирователь 14 импульсов записи и четвертый триггер 15, предназначенный для управления режимом считывания.

На фиг. 1 — 3 изображены синхроимпульсы 16 считывания и 17 записи, импульсы 18 записи, поступающие с блока местного управления, импульсы !9 управления коммутатором, импульсы 20 на выходе основного регистра адреса, импульсы 21 на выходе дополнительного регистра адреса, импульсы 22 на выходе формирователя импульсов записи, импульсы 23 на входе выбора кристалла блока памяти, дополнительный синхроимпульс 24 на инверсном выходе третьего триггера и импульс 25 режим считывания на выходе четвертого триггера. На фиг. 3 обозначены адреса Ао, А>, Аз, А4, А1) 1, Aff с порядковыми номерами О, 1, ...., (п — 1), где и — целое число, и произвольные адреса Х, формируемые на выходе основного и дополнительного регистров адреса.

Устройство работает следующим образом.

В режиме записи массива данных на первый управляющий вход блока 7 (фиг. 1) подается логическая «!» до прихода синхроимпульсов 17 (фиг. 3) записи на второй управляющий вход блока 7 (фиг. 1). По импульсу 18 записи (фиг. 3) переключается триггер 15 (фиг. 2) и, управляя элементом ИЛИ-И 9, подключает к входам синхронизации регистров 1 и 4 (фиг. 1), триггера 8 (фиг. 1), триггеров 10 и 13 (фиг. 2) синхроимпульсы 17 записи (фиг. 3).

По первому из синхроимпульсов 17 записи происходит переключение триггера 10 по импульсам 19 управления коммутатором, снимаемым с прямого и инверсного выходов триггера 10, происходит подключение информационных входов регистра 4 к выходам регистра 1. Так как это переключение происходит по фронту синхроимпульса 17, поступающего с блока 7, то по первому синхроимпульсу 17 записи в регистры 1 и 4

949720

В режиме считывания информационные входы регистров 1 и 4 подключены к входу адреса устройства. Таким образом, по синхроимпульсам считывания на адресные входы блока 2 и накопителя 5 подаются оди4О наковые, а не смещенные, как в режиме записи, адреса, по которым на информационном выходе устройства появляются записанные в блоке 2 коды, отмеченные в случае неверной записи логической «1» в конт45 рольном разряде.

Таким образом, при использовании коммутатора 3, регистра 4 и триггера 8 появляется возможность при записи сместить адреса накопителя 5 относительно адресов блока 2. Это дает возможность при применении контрольного считывания производить запись одного слова за время, равное времени записи плюс время считывания, что ведет к выигрышу в быстродействии по сравнению с записью без сдвига адресов.

Технико-экономическое преимущество предлагаемого устройства заключается в запишется одна и та же информация, по второму синхроимпульсу 17 записи в регистр 1 запишется новый адрес с входа адреса устройства, а в регистр 4 запишется содержимое регистра 1, т. е. то же, что было в регистре 4 после первого синххроимпульса записи.

По следующим синхроимпульсам !7 записи формирование адресов в обоих регистрах 1 и 4 происходит со сдвигом. Процесс формирования адресов при записи показан на временной диаграмме (фиг. 3), где Ап— адрес с порядковым номером п, Х - произвольный адрес.

Адреса 20 и 21 формируются по фронту синхроимпульсов 17 записи. По их . спаду формирователь 14 формирует импульс 22 который, попадая на входы «Запись-Считывание» блока 2 и накопителя 5, вызывает запись информации, присутствующей на их информационных входах по соответствующим адресам, сформированным в регистрах и 4. Импульс 18 записи с блока 7 должен окончиться не позже, чем за время ta + tea + t c до прихода фронта следующего синхроимпульса, где t> — время задержки фронта синхроимпульса на входе триггера 8 относительно момента появления информации на информационном входе триггера 8, айвз — время восстановления. в блоке 2 после записи, tcc — задержка в схеме 6 сравнения. По окончании импульса 18 записи устройство переходит в режим считывания, т. е. через время айвз после окончания импульса 18 записи на выходе блока 2,а, следовательно, на первом входе схемы 6 сравнения появляется код, записанный по адресу, содержащемуся в регистре 1. На втором входе схемы 6 сравнения при этом находится содержимое, поступившее на информационный вход устройства. Через время tcc на выходе схемы 6 сравнения появляется результат сравнения кодов: логический «0», если коды оди-. наковы, и логическая «1», если коды разные.

Результат сравнения подается на информационный вход триггера 8. По фронту следующего синхроимпульса 17 результат сравнеййя записывается в триггер 8 и появляется на информационном входе накопителя 5, на адресном входе которого находится адрес, переписанный из регистра 1 в регистр 4. Очередной импульс 18 записи с блока 7 вызывает запись результата сравнения в накопитель 5 по адресу, которому соответствует: проконтролированная при предыдущем синхроимпульсу 17 информация.

Режим записи оканчивается при подаче логического «О» на первый управляющими вход блока 7 после фронта синхроимпуль5 ! о

l5 го

25 зо са 17 записи, соответствующего, например, последнему из измерений, результаты которых заносятся в блок 2. Тогда по следующему (дополнительному) синхроимпульсу 17 записи триггер 10 имеет состояние

«О» и коммутатор 3 подключит к информационному входу регистра 4 вход адреса устройства. Но в регистр 4 успеет записаться предыдущее состояние регистра 1, так как и триггер 10 и регистры 1 и 4 срабатывают по фронту синхроимпульса 17.

Переключившись в состояние «О» фронтом дополнительного синхроимпульса записи, триггер 10 подает логический «О» на вход установки триггера 13 и, таким образом, разрешает триггеру 13 переключиться по спаду дополнительного синхроимпульса записи. Но при этом успеет сформироваться импульс 22 на выходе формирователя 14, который поступает на управляющие входы «Запись-Считывание» блока 2 и накопителя 5, в котором при этом записывается результат последне го контрольного считывания информации.

Для того, чтобы по последнему импульсу 22 не произошла запись информации в блок 2; в блоке 7 с помощью элемента ИЛИНЕ 11 формируется запрещающий импульс

23; поступающий на вход выбора кристалла блока 2. По окончании импульса 22 устанавливается в «1» триггер 15 и, управляя элементом ИЛИ-И 9, подключает синхроимпульсы считывания к входам синхронизации регистра 1, триггера 8, триггеров

10 и 13. Появление логической «1» на третьем выходе (управляющем) (режим «Считывание») блока 7 говорит о начале режима считывания. его более высоком, по сравйению с известным, быстродействии.

949720

Формула изобретения

1. Устройство для контроля записи информации в блоках памяти, содержащее схему сравнения, входы которой являются информационным и контрольным входами устройства, основной регистр адреса и блок местного управления, входы которого являются управляющими входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит дополнительный регистр адреса, коммутатор, накопитель и первый триггер, информационный вход которого подключен к выходу схемы сравнения, вход синхронизации соединен с входами синхронизации регистров адреса и выходом синхроимпульсов блока местного управления, выход первого триггера подключен к информационному входу накопителя, адресный вход которого соединен с выходом дополнительного регистра адреса, информационный вход которого подключен к выходу коммутатора, первый, второй, третий и четвертый входы которого соединены соответственно с выходом и с адресным входом основного регистра адреса и с управляющими выходами блока местного управления, выход управ- 25 ления записью которого соединен с управляющим входом накопителя, выход которого является информационным выходом устройства, 2. Устройство по п. 1, отличающееся тем, что блок местного управления содержит второй, третий и четвертый триггеры, формирователь импульсов записи, элемент ИЛИ-И, элемент ИЛИ-НЕ и элемент НЕ, причем выход элемента ИЛИ-И соединен с входом синхронизации второго триггера, первым входом формирователя импульсов записи и входом элемента НЕ, выход которого подключен к входу синхронизации третьего триггера, инверсный выход которого соединен с вторым входом формирователя импульсов записи, выход которого подключен к входу синхронизации четвертого триггера, установочный вход которого соединен с информационным входом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к прямому выходу второго триггера, установочному и информационному входам третьего триггера, третий вход элемента ЙЛИ-НЕ соединен с инверсным выходом четвертого триггера и первыми входами элементов ИЛИ-И, вторые входы которого подключены к прямому выходу четвертого триггера, второй вход сброса которого объединен с входом сброса второго триггера и является одним из входов блока, информационный вход второго триггера, третьи и четвертые входы элемента ИЛИ-И являются соответственно другими входами блока, выходы элемента ИЛИ-НЕ, элемента ИЛИ-И и формирователя импульсов записи, прямой выход четвертого триггера и выходы второго триггера являются выходами блока.

Источники информации, принятые во внимание при экспертизе

1. Путинцев Н. Д. Аппаратный контроль управляющих цифровых вычислительныхмашин. М., «Сов. радио», 1966, с. 85 — 103.

2. Авторское свидетельство СССР № 723675, кл. G 11 С 29/00, 1976 (прототип).

949720 иг. 2

1Т

/8

1Я

20 х и х ау

24

Фиг. Р

Составитель Т. Зайцева

Редактор А. Мотыль Техред А. Бойкас Корректор E. Рошко

Заказ 5489 42 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытиЯ

113035, Москва, )K — 35, Раушская наб., д. 4/6

Филиал ППП аПатентэ, г. Ужгород, ул. Проектная, 4