Аналоговое запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<>960956 (61) Дополнительное к авт. свид-By— (22) Заявлено 250381 (21) 3263083/18-24 (51)М.Кп з

G 11 С 27/00 с присоединением заявки ¹â€”

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681. 327..66 (088.8) (23) Приоритет

Опубликовано 230982. Бюллетень №35

Дата опубликования описания 230982 (72) Авторы изобретения

В.Б. Реутов и М.Д. Карабецкий (4

4 г

Ордена Ленина институт кибернетики АН Украинской CCP (71) Заявитель (54) АНАЛОГОВОЕ 3АПОЬЯНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автомати ке и вычислительной технике и может быть использовано для запоминания аналоговой информации в установках различного назначения.

Известны устройства для запомина- ния аналоговых велИчин, в которых для запоминания аналоговых .величин используются усилители и конденсаторы, переключаемые ключами в режиме слежения и запоминания (1), Недостатком таких устройств является малое время хранения аналоговой величины, обусловленное разрядом. запоминающего конденсатора через различные цепи утечки.

Указанный недостаток устранен в устройствах для запоминания аналоговых величин, в которых отсутствуют запоминающие конденсаторы, а для

20 запоминания аналогового сигнала используется многоустойчивый элемент.

Наиболее близким к изобретению по технической сущности является устройство, которое содержит сравнивающий 25 блок, коммутатор, блок задержки и статический многоустойчивый. элемент.

Выход сравнивающего блока соединен со входом коммутатора, выход которого соединен со входом блока задержки, 30 выходы последнего соединены со входами статического многоустойчивого элемента, а его выход соединен с первым входом сравнивающего блока, второй вход блока соединен с выходом источника входного сигнала, выходной сигнал снимается с выходной клемьы устройства (2).

Сравнивающий блок формирует сигнал, имеющий предельное положительное или предельное отрицательное значение соответственно при положительном или отрицательном значении разности между двумя сигналами, подаваемыми на входы блока. Блок задержки обеспечивает получение неодинаковых величин задержки сигналов на отдельных выходах блока по отношению к сигналу на его входе или изменение с неодинаковой скоростями сигналов на выходах блока при изменении сигнала на его входе. Параметры блока обеспечивают выполнение условия сТ <...< где, в, ..., С „ — величины задерж-, ки сигналов на выходах блока по отношению к сигналу на его входе; л — число выходов блока.

960956

Каждый i-й выход блока задержки соединен с 1-м входом статического многоустойчивого элемента, каждое состояние которого характеризуется соответствующей величиной сигнала на его выходе. Этот сигнал на выходе устройства изменяется скачком на величину hi каждый раз, когда сигнал на i -м входе статического многоустойчивого элемента, увеличиваясь, проходит через положительное пороговое значение или,. уменьшаясь, проходит через отрицательное пороговое значение. При этом знак приращения

di выходного сигнала соответствует полярности сигнала на i ì входе ста- 15 тического многоустойчивого элемента 4, параметры которого обеспечивают выполнение условий

20 (2)

В режиме воспроизведений сигнала вход блока задержки соединяется с выходом сравнивающего блока с помо- р5 щью коммутатора. При этом замыкается контур следящей системы, которая вследствие наличия отрицательной обратной связи отрабатывает рассогласование системы из любого исходного состояния следующим образом.

Если в момент замыкания системы величина сигнала на выходе устройства отличается от величины сигнала на его входе, то сигналы на выходе сравнивающего блока и на входе блока задержки имеют предельное, например, положительное значение, и сигналы на входах блока задержки увеличиваются. При этом сигналы вначале на первом, затем на втором и последую- 40 щих выходах блока задержки и соответствующих входах статического многоустойчивого элемента проходят через положительное пороговое значение, :вследствие чего состояние многоустой-45 чивого элемента заменяется через определенные промежутки времени, и сигнал на выходе устройства увеличивается ступенчато-вначале на величину д,1, затем на величину,2и так далее до тех пор, пока сигнаЛ на выходе устройства превышает величину сигнала на его входе или превышает его.

Если сигнал на выходе устройства превышает величину сигнала на его вхОде, то процесСы протекают в обратном направлении. При этом сигналы на выходе сравнивающего устройства и на входе блока задержки становятся отрицательными, вследствие чего уменьшаются и проходят б0 через отрицательное пороговое значение сигналы вначале на первом, затем на последующих выходах блока за-. держки и соответствующих входах многоустойчивого элемента. Это приводит 65 к последовательному изменению состояния многоустойчивого элемента и ступенчатому уменьшению сигнала на выходе устройства После -нескольких циклов отработки рассогласования сигнал на выходе устройства становится равным сигналу на его входе с колебаниями с малой амплитудой, равной О, 5 hq

При размыкании связи между выходом сравнивающего блока и входом блока задержки с помощью коммутатора устройство переводится в режим хранения сигнала. При этом достигнутое значение сигнала на выходе устройства, определяемое состоянием статического многоустойчйвого элемента в момент размыкания системы, остается неизменным при изменении сигнала на вхоце устройства.

В известном устройстве используется блок задержки сигналов, выполненный на RC-цепочках для выполнения условия задержки сигналов (1). КрОме того, для уменьшения времени рассогласования сигнала на выходе устройства с целью повышения общего быстродействия необходимо уменьшать величи— ны, T,ä, ..., т„,, так как один цикл отработки рассогласования определяется суммой величин С„, Г, Ч и - Обеспечить выполнение условия, (1) при малых величинах ь„, можно только за счет повышенной точности элементов RC--цепочек. Это является недостатком известного устройства, а использование RC-цепочек затрудняет также выполнение устройства в интегральном исполнении .из-за наличия емкостей. В этом же устройстве„для выполнения приве- денного закона уравновешивания по условию (2) необходимо испольэовать резисторы уравновешивания с величинами сопротивления, изменяющихся по определенному закону, что также усложняет изготовление данного устройства.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в аналоговое устройство, содержащее компаратор, первый вход которого является выхбдом устройства, операционный усилитель, выход которого является выходом устройства и соединен со вторым входом компаратора, третий вход которого соединен с шиной управления, источник опорного напряжения, многоустойчивый элемент и шину нулевого потенциала, введены первый и второй ключи, первые входы которых соединены с выходами компаратора, второй вход первого ключа соединен с шиной нулевого потенциала, второй вход второго ключа соединен со входом операционного усилителя и с выходом многоустойчи-

960956 вого элемента, первый и второй входы которого соединены с выходами первого и второго ключей, третий и четвертый входы многоустойчивого элемента соединены с выходами источника опор-, ного напряжения, первый выход которого соединен с шиной нулевого пот енциала.

Кроме того, многоустойчивый элемент содержит группу триггеров, согласующие и нагрузочные элементы, причивого элемента, вторые входы первого и последнего. триггера нечетных групп соединены соответственно с выходами первого и второго согласующих элементов, второй вход первого согласующего элемента является первым входом многоустойчивого элемента и соединен с первыми входами триггеров четных групп, вторые входы триггеров четных групп являются входом второго многоустойчивого элемента и соединены со вторым входом второго согласующего элемента.

На фиг. 1 изображена функциональная схема предложенного устройства; ,на фиг. 2 — 4 — состояние многоус тойчивого элемента в режимах "Слежение" и "Запоминание" при положитель-. ном и отрицательном сигналах на выходе компаратора.

Устройство (фиг. 1) содержит компаратор 1, шину 2 нулевого потенциала, операционный усилитель 3, многоустойчивый элемент 4, источник 5 опор ного напряжения, шину 6 управления, нагрузочные элементы 7, согласующие элементы 8, триггеры 9 нечетной группы, триггеры 10, первые МОП-тран зисторы 11 триггеров 9 и 10 нечетных и четных групп, вторые МОП-транзисторы 12 триггеров 9 и 10 нечетной и четной групп, первый и второй ключи 13 и 14, выполненные на МОП-транзисторах.

Предложенное устройство функцио нирует следующим образом.

При положительном сигнале на ин-. версном выходе компаратора 1 замкнется ключ 13, который приводит многоустойчивый элемент к виду фиг.2.

В первый же момент времени в элементе 4 откроется один из транзисторов

8, сток которого соединен со стоками и затворами транзисторов 11 и 12, одного из триггеров 9. Этот триггер переключится соответствующим обраВ режиме "Слежение" замыкается контур следящей системы, которая отрабатывает рассогласование системы вследствие наличия отрицательной обратной связи с выхода операционного усилителя 3 на второй вход компаратора 1 и производит уравновешивание входного сигнала в следующем порядке.

Если после включения элемента 4 вели,÷HHà сигнала на выходе устройства отличается от величины сигнала на его входе, то сигнал на инвертирующем выходе компаратора 1 имеет предельное, например, положительное

6S значение. На прямом выходе при этом, чем первые входы согласующих элементов являются третьим входом многоустойчивого элемента и соединены с первыми выводами нагрузочных элемен.— тов, вторые выходы которых соединены с первыми выходами триггеров нечетных групп, вторые выходы триггеров нечетных групп являются выходом многоустойчивого элемента, первые входы триггеров нечетных групп являются четвертым входом многоустойзом. Переключение этого триггера вызовет через первый транзистор 12 переключения соседнего триггра 9, который в свою очередь через второй транзистор 12 переключит последующий

5 триггер 9 и т,д. Переключение каждого из этих триггеров 9 вызывает изменение скачком тока на выходе многоустойчивого элемента 4 и на входе операционного усилителя 3 на величи10 ну д г. При этом знак приращения соответствует полярности сигнала на выходе компаратора 1. Величины приращений приблизительно равны между собой и равны дискретности уравнове>5 шивания, так как все триггеры 9 и стоковые резисторы 7 многоустойчивого элемента одинаковы.

Вход операционного усилителя 3, соединеннйй с выходом многоустойчивого элемента 4, является фиктивной точкой нулевого потенциала. Поэтому стоковые резисторы 7 уравновешивания многоустойчивого элемента 4 взаимно независимы, а наличие отрицатель 5 ной обратной связи в операционном усилителе 3 обеспечивает устойчивость процесса уравновешивания.

При положительном сигнале на прямом выходе компаратора 1 замкнется ключ 14, который приведет элемент 4 к виду фиг. 3. В первый же момент времени в этом элементе 4 откроется первый транзистор 8, сток которого соединен со стоком и затвором транзисторов 11 и 12, триггера 9, кото-.

З5 рый переключится соответствующим .образом. Переключение этого триггера

9 вызовет через второй транзистор

:8 переключение соседнего триггера 9, который в свою очередь через третий

40 транзистор 8 переключит последующий триггер 9 и т.д. По всему набору триггеров 9 пройдет волна переключений в направлении, противоположном тому, в котором шла такая "волна"

45 при положительном сигнале на инвертирующем выходе компаратора 1, а поэтому знак приращения на выходе элемента 4 и устройства будет противоположным знаку приращения на выходе

5 .элемента 4 (фиг. 2).

960956

40 соответственно, предельное отрицательное значение. При этом замыкается ключ 13, размыкается ключ 14 и открывается первый транзистор 8 (фиг. 2),который переключит соединенный с ним триггер 9 так, что 5 сигнал на выходе многоустойчивого элемента 4 увеличится ступенчато вначале на величину Ь, затем после переключения следующего триггера 9 еще на величину Ь и т.д. до тех пор, 10 пока сигнал на выходе устройства не достигнет величины сигнала на его входе или превысит его. При этом сигнал на инвертирующем выходе компаратора 1 становится отрицательным, а на прямом выходе — положительным.

Размыкается ключ 13 и замыкается ключ 14. В этом случае (фиг. 3) откроется первый транзистор 8 и пере-. ключит соединенный с ним триггер 9 так, что на выходе устройства сигнал ступенчато уменьшится на величину Д, затем после переключения следующего триггера 9 еще на величину Ь и т.д. до тех пор, пока 25 сигнал на выходе устройства не достигнет величины сигнала на его входе и станет меньше его. После нескольких циклов отработки рассогласования сигнал на выходе устройства становится равным сигналу на его входе 6 с колебаниями с малой амплитудой, равной +й. Так как переключение триггеров происходит со скоростью переходных процессов транзисторов

11 и 12 триггеров 9, то процесс 35 уравновешивания занимает мало времени.

В режиме "Запоминание" закрываются элементы И компаратора 1 на егo выходах и при этом размыкаются оба ключа 13 и 14, а. схема принимает вид фиг. 4. Цепочка триггеров 9 фиксируется в таком положении, при котором произошло уравновешивание входного сигнала и достигнутое значение сигнала на выходе устройства, определяемое состоянием многоустой-, чивого элемента 4, остается неизмен ным на весь период "Запоминания" сигнала.

Устранение блока задержки сигна лов, выполненного íà RC-цепочках и выполнение многоустойчивого элемента 4 в виде набора идентичных триггеров снижает требования к точности элементов, из которых изготов— лено устройства. В предложенном устройстве, как и в известном, точность устройства неограничена за счет увеличения числа триггеров, но при этом отпадают необходимость в точных элементах RC-цепочек и в изготовлении резисторов уравновешивания, величины сопротивления которых должны удовлетворять закону уравновешивания с определенной точ- 65 ностью. Это улучшает технологичность изготовления устройства, особенно при выполнении устройства в виде БИС, так как схема устройства становится более однородной, отпадает необходимость в емкостях, не требуется. высокая точность иэготрвления элементов устройства и точность устрой ства неограниченно возрастает при неточных элементах за счет увеличения количества триггеров. в многоустойчивом элементе, а это наиболее приемлемо для устройства, выполненного в виде БИС.

Формула изобретения

1, Аналоговое запоминающее устройство, содержащее компаратор, первый вход которого является входом устройства, операционный усилитель, выход которого является выходом устройства и соединен со вторым входом компаратора, третий вход которого соединен с шиной управления, источник опорного напряжения, многоустойчивый элемент и шину нулевого потенциала, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены первый и второй ключи, первые входы которых соединены с выходами компаратора, второй вход первого ключа соединен с шиной нулевого потенциала, второй вход второго ключа соединен со входом операционного усилителя и с выходом многоустойчивого элемента, первый и второй входы которого соединены с выходами первого и второго ключей, третий и четвертый входы многоустойчивого элемента соединены с выходами источника опорного напряжения, первый выход которогб соединен с шиной нулевого потенциала.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что многоустойчивый элемент содержит группы триггеров, согласующие и нагрузочные элементы, причем первые входы согласующих элементов являются третьим входом многоустойчивого элемента и соединены с первыми выводами нагрузочных элементов, вторые выводы которых соединены с первыми выходами триггеров нечетных групп, вторые выходы триггеров нечетных групп являются выходом многоустойчивого элемента, первые входы триггеров нечетных групп являются четвертым входом многоустойчивого элемента, вторые входы первого и последнего триггера нечетных групп соединены соответственно с выходами первого и второго согласующих элементов, второй вход первого согласующего элемента является первым входом

960956

10 многоустойчивого элемента и соеди н нен с первыми входами триггеров четных групп, вторые входы триггеров четных групп являются первым входом многоустойчивого элемента и соединены со вторым входом второго согласующего элемента.

Источники информации, принятые во внимание при экспертизе

1. Шило В.Л. Линейные интегральные схемы. М., Советское радио, 1974, с. 259.

5 2. Авторское свидетельство СССР

9514347,кл.Q 11 С 27/00,1976(прототип) .

960956 (Рий Z

Составитель A. Воронин

Техред А.Бабинец Корректор Г. Решетник

Редактор Г. Ус

Заказ 7298/66 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д. 4/5

Филиал ППП "Патейт", г. Ужгород, ул. Проектная, 4