Устройство для контроля параметров ферритовых сердечников запоминающей матрицы

 

описание

ИЗОБ ИтеНИЯ

К АВТОУСКОМУ СВИДЕТЕЛЬСТВУ (ii) 963 1 I () Союз Советсник

Социапистичесиик

Респубпии (6l ) Дополнительное к авт. свнд-ву (22)Заявлено 24.03.81 (21) 3264165/18-24 с присоединением заявки М (5t)M. Кл.

6 11 С 29/00

РВударстаанный квмнтат

СССР ло делам нэобретеннй н вткрытнй (23) ПриоритетОпубликовано 30.09.82. Бюллетень № 36

Дата опубликования описания 30 .09 .82 (53) УДК 681.327..66 (088. 8) (72) Автор изттбретення

В. В. Ясенцев (71) Заявитель (54} УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ

ФЕРРИТОВЫХ СЕРДЕЧНИКОВ ЗАПОМИНМОЩЕЙ МАТРИЦЫ

Изобретение относится к вычислительной технике, в частности к технологическому оборудованию для контроля ферритовых сердечников запоминающих матриц.

Известны устройства для контроля параметров ферритовых сердечников за-. поминающей матрицы 1 и (2).

Одно из известных устройств для контроля параметров ферритовых сердеч-, ников запоминающих матриц содержит усилитель, дискриминатор, выход которого подключен ко входу триггера, а один из входов через блок обратной связи - к выходу триггера, эталоннный, ферритовый сердечник, прошитый обмоткой считывания, один конец которой соединен со входом устройства, генераторы, смеситель, счетчики по числу ,контролируемых параметров ферритового2о сердечника матрицы, элемент И и пере" ключатель, входы которого соединены соответственно с другим концом обмот" ки считывания и выходом одного из re"

2 нераторов, а выход - со входом усилителя, входы смесителя подключены соответственно к выходам усилителя и другого генератора, а выход — к другому входу дискриминатора, входы счетчиков соединены с выходом дискримина(4 тора, а выходы через элемент И " с выходом устройства.

В этом устройстве, осуществляющем контроль методом сравнения с эталоном, применяется многократное повторение контроля каждого сердечника с аппаратурным принятием решения о его негодности, если он не удовлетворит условию контроля более, чем в 253 циклов измерения.

Недостатками устройства являются относительно большая вероятность ошиб- ки вида "ложная тревога", отсутствие аппаратурных средств„ документирования результатов контроля и снижение скорости контроля и повышение его энергоемкости из-за многократного повто-. рения циклов измерения.

3 963110 4

Наличие отмеченных недостатков сви- коммутатора соединен с вторым выходом детельствует о том, что известное уст" блока синхронизации, второй вход - с ройство не решает задачи существенно- выходом счетчика циклов, третий входго повышения эффективности контроля в с выходом управляющего триггера и с отношении показателей оперативности 5 первыми входами первого коммутатора контроля и его достоверности. и третьего формирователя, а выход - с

Наиболее близким к предлагаемому входом блока синхронизации, второй является устройство для контроля па- вход третьего формирователя соединен раметров ферритовых сердечников, со- с первым выходом блока синхронизации, держащее блок синхронизации, первый to а выход - с первым входом сумматоравыход которого соединен со входами вычитателя, второй вход которого подпервого формирователя и счетчика цик- ключен к выходу блока считывания, трелов, с первыми входами блока считыва- тий вход - к первому выходу блока синния, блока сравнения, второго форми- хронизации, а выход - к третьему вхорователя и выходного регистра, второй <5 ду блока сравнения, второй выход ковход блока сравнения соединен с выхо- торого соединен с первым входом управдом входного регистра, а первый вы- ляющего триггера, к вторым входам упход - со вторым входом второго форми- равляющего триггера и первого коммурователя, первый и второй выходы пер- татора подключен первый выход блока вого формирователя и выход выходного 20 синхронизации, третий и четвертый вхорегистра являются соответственно пер- ды первого коммутатора соответственно вым, вторым и третьим выходами устрой" подключены к второму входу и выходу ства, а второй вход блока считывания второго формирователя, а выход первоявляется входом устройства. го коммутатора соединен с вторым вхоУстройство позволяет вести контроль 5 дом выходного регистра. сердечников матрицы по четырем пара- На чертеже изображена функциональметрам (в раздельных временных кана- ная схема устройства для контроля палах) при двухпроводной или трехпровод- раметров ферритовых сердечников запоной прошивке в автоматическом режиме минающих матриц. с аппаратурным документированием ре- 0 Устройство содержит блок 1 синхроз зультатов контроля на бумажной ленте низации, счетчик 2 циклов, первый форс помощью скоростного печатающего уст- мирователь 3, блок 4 считывания, блок ройства. Роль оператора сведена к сме- 5 сравнения, входной регистр 6, втоне проверяемых изделий и пуску прог- рой формирователь 7, выходной регистр раммы (2 1. 8, сумматор-вычислитель 9, третий форОднако исключение оператора из про- мирователь 10, первый коммутатор 11, 35 граммы контроля лишь частично компен- второй коммутатор 12, управляющий тригсирует потерю скорости контроля из-за гер 13. К устройству подключается матпримененного в устройстве 16-кратного рица 14 на ферритовых сердечниках, повторения проверки каждого сердечни- блок 15 сопряжения, регистратор 16. î ка, что не позволило существенным об- Блок 1 синхронизации предназначен разом повысить эффективность работы для формирования программы работы устустройства. Проблема противоречия меж- ройства и согласования работы всех узду точностью и скоростью контроля ос- лов. Счетчик 2 циклов представляет сотается неразрешенной, тогда как другие бой счетный регистр и предназначен для возможности повышения эффективности

45 формирования сигнала об окончании законтроля в устройстве практически ис- данного количества циклов проверки одчерпаны. ного ферритового сердечника. Первый

Таким образом, данное устройство формирователь 3 содержит счетчики адтакже. не обеспечивает высокой эффек- ресов по двум координатам, дешифратотивности контроля в отношении показа- 50 ры адресов, коммутаторы и формироватетеля быстродействия. ли координатных токов. Он предназачен

Цель изобретения - повышение быст- для подачи токов испытательной прородействия устройства. граммы на координатные шины выбранноПоставленная цель достигается тем, ro ферритового. сердечника. что устройство содержит управляющий 55 Блок 4 считывания имеет в своем сотриггер, первый и второй коммутаторы, ставе коммутатор обмоток считывания, сумматор-вычитатель и третий формиро- усилитель считывания и преобразоватеватель, при этом первый вход второго ли амплитуды. Предназначен для прие9631

5 ма считанного сигнала либо с разрядного провода, либо с обмотки считывания, усиления и преобразования его амплитуды в унитарный код. Блок 5 сравнения предназначен для сравнения амплитуды 5 считанного сигнала и коэффициента разрушения единицы с заданными пороговыми значениями. Входной регистр 6 представляет собой тумблерные регистры дпя- набора заданных порогов в цифровом коде. Второй формирователь 7 представляет собой 4 счетчика (по числу проверяемых. параметров) с входной и выходной логикой и предназначен для . выработки сигналов годности сердечни- 15 ков по проверяемому параметру при выполнении условия контроля в восьми и более циклах из 16-ти.

Выходной регистр 8 предназначен для приема информации о результатах 20 контроля непосредственно от блока сравнения или от второго формирователя 7.

Сумматор-вычитатель 9 представляет собой логические схемы, выполняю- 25 щие операции сложения и вычитания,над унитарными кодами. Он предназначен для коррекции кода амплитуды считанного сигнала на величину необходимого в ускоренном режиме завышения требовал ний к параметрам сердечников. Третий формирователь 10 формирует импульс напряжения заданной длительности, с пре образованием длительности в унитарный код. Первый коммутатор 11 и второй коммутатор 12 представляют собой вентильные схемы на 2 входа и 1 выход и предназначены для коммутации соответствующих цепей передачи сигналов.

Управляющий триггер 13 предназначен для задания одного из двух вариантов программы проверки сокращенной или полной.

В отличие от известных устройств, реализующих жесткую программу контро- 5 ля с .неизменным количеством циклов повторения проверки, в предлагаемом устройстве осуществлен более гибкий алгоритм, при котором количество циклов проверки одного ферритового сердечника определяется результатом предварительной сокращенной проверки. При этом, с целью компенсации возможного роста количества ошибок вида "пропуск брака", сокращенная, проверка ведется

S5 при завышенных требованиях к проверяемым параметрам ферритовых сердечников. Коммутация кратности проверки, выбор способа принятия решения о год10 6 ности и коррекция порогов контроля выполняются автоматически и оперативно в рамках единой программы контроля.

Устройство работает следующим образом.

Перед началом работы значения порогов контроля по проверяемым параметрам устанавливаются оператором в соответствии с ТУ на проверяемое изделие путем набора на тумблерных регистрах значений порогов контроля во входном регистре 6.

Величина коррекции порогов также выбирается и устанавливается заранее, заданием длительности корректирующего импульса третьим формирователем 10.

Перед запуском программы оператор производит начальную установку всех блоков устройства. При этом управляющий триггер 13 устанавливается в состояние, при котором второй коммутатор 12 открывает цепь подачи в блок

1 синхронизации в качестве сигнала окончания проверки одного ферритового сердечника сигнал об окончании

3-го цикла проверки с выходной логики счетчика 2 циклов проверки 2.

Тем же состоянием триггера 13 на первом входе третьего формирователя

10 устанавливается сигнал, разрешающий подачу кода коррекции на вход сумматора-вычислителя 9, а на первом входе первого коммутатора 11 устанавливается сигнал, разрешающий подачу на вход выходного регистра 8 сигналов выполнения условия контроля непосредственно от блока 5 сравнения. В таком исходном состоянии запускается программа контроля.

По сигналам от блока 1 синхронизации первый формирователь 3 выдает последовательность токов испытательной программы на координатные шины ферритового сердечника 14 матрицы с начальным адресом.

Блок 4 считывания принимает индицированный сигнал, усиливает его и преобразует его амплитуду сначала во временной интервал, затем - в унитарный код. Унитарный код амплитуды считанного сигнала поступает на второй вход сумматора-вычислителя 9, где во временных каналах измерения параметров, проверяемых по минимуму, из кода амплитуды считанного сигнала вычитается код коррекции, а во временных каналах измерения параметров, проверяемых по максимуму, к коду амплитуды считанного сигнала прибавляется

96 31 код коррекции. В обоих случаях это эквивалентно завышению требований к проверяемому параметру.

Далее откорректированный код амплитуды считанного сигнала поступает на третий вход блока 5 сравнения, где производится его сравнение с соответствующим порогом контроля, поступающим на второй вход блока 5 сравнения от входного регистра 6. Блок 5 срав- >6 нения имеет два выхода, на первом из которых формируется сигнал выполнения условия контроля, на втором - сигнал невыполнения.

Если на протяжении трех циклов до момента поступления сигнала окончания проверки одного сердечника на втором выходе блока 5 сравнения не появляется ни одного сигнала невыполнения условия контроля, то с приходом сигнала 26 окончания проверки одного ферритового сердечника блок 1 синхронизации вырабатывает сигнал прибавления единицы к адресу и происходит переход к проверке следующего адреса в том же со- 2$ кращенном режиме.

Так продолжается до тех пор, пока на каком-либо адресе не выработается сигнал невыполнения условий контроля по какому-либо параметру, независимо з@ от того, на каком из трех циклов повторения это происходит.

В этом случае сигнал невыполыения условия контроля с выхода блока 5 сравнения поступает на вход управляющего триггера l3 и переводит его в состояние, противоположное исходному.

В результате этого в качестве источника сигнала окончания проверки од" ного ферритового сердечника к блоку синхронизации вторым коммутатором 12 подается сигнал окончания 16-го цикла от счетчика 2 циклов вместо 3-го цикла, как было до сих пор. Кроме того, изменяющимся сигналом с выхода управляемого триггера 13 запрещается выдача кода коррекции, т. е. на выходе третьего формирователя 10 устанавливается нулевой код, а сигналы с выхода блока 4 считывания проходят через сумматор-вычитатель 9 на вход блока

5 сравнения, и контроль с этого момента произвОдится при номинальных значениях порогов контроля для всех проверяемых параметров. Одновременно сигналом с выхода управляемого триггера

$5

13 переключается первый коммутатор 11, выдавая на второй вход выходного регистра 8 сигналы с выходов второго

10 8

Формирователя 7. Кроме того, сигналом от блока 1 синхронизации при переходе управляемого триггера 13 в новое состояние информация, принятая ранее в выходной регистр 8, аннулируется.

Таким образом, в устройстве устанавливается режим полной 16-кратной проверки при номинальных требованиях к параметрам сердечников. Этот режим сохраняется до завершения проверки попавшего в него ферритового сердечника с принятием решения либо о его годности при наличии 8-ми и более сигналов выполнения условия контроля, поступающих на второ" вход второго Формирователя 7, либо о его дефектности в противном случае.

Обнаружение брака фиксируется в выходном регистре 8 в виде отсутствия признака годности в разряде, соответствующему проверяемому параметру. Это служит сигналом для запуска блоком 15 сопряжения печатающего регистратора

16. В результате на ленте фиксируется порядковый номер, адрес и признак характера брака.

По окончании проверки по полному

16-кратному циклу ферритового сердечника, отобранного в режиме сокращенной проверки, в случае выявления дефектного ферритового сердечника, сигналом от блока 1 синхронизации управляемый триггер 13 возвращается в исходное состояние, С переходом к следующему адресу возобновляется режим сокращенной проверки, который продолжается до выявления следующего критического ферритового сердечника.

В таком порядке проверка продолжается вплоть до последнего ферритового сердечника 14 запоминающей матрицы.

Величина завышения требований к параметрам ферритовых сердечников в режиме сокращенной проверки выставляется равной l0-15 Р, где P - стандартное отклонение нормального распределения разброса измеренных значений от истинного в канале измерения амплитуды сигнала, получаемого по данным эксперимента. При этом полной проверке подвергается не более 13 от общего количества сердечников в матрице, что обеспечивает большой выигрыш в скорости контроля. Вероятность же непопадания дефектного сердечника .в число подробно контролируемых при таком завышении требований становится малой, что обеспечивает достоверность контроля на уровне известного устройства.

9 963110

Формула изобретения

Влияние возможности случайного сбоя в логических схемах на результаты контроля, как фактор более низкого порядка по сравнению с разбросом в канале измерения, сводится к приемлемому уровню троекратным повторением проверки в сокращенном режиме, благодаря низкому значению исходной вероятности сбоя.

Предлагаемое изобретение позволило 1О в значительной мере преодолеть объективно существующее противоречие между точностью измерения, а следовательно, достоверностью контроля, и его скоростью в устройствах, подобных известно- И му, и добиться существенного повышения общей эффективности контроля.

Схема устройства допускает варианты в зависимости от выбранной стратегии контроля, от способа представле- щ ния -информации в канале измерения и других обстоятельств. Это касается, в частности, выбора участка измерительного тракта, на котором производится коррекция требований к парамет- 2s рам ферритового сердечника, выбора соотношения количества циклов в сокращенной и полной проверке, выбора на" чальных условий режима полной проверки и т. и. 30

Так, при аналоговом представлении информации в канале измерения амплитуды считанного сигнала для осуществления коррекции порогов контроля возможно применение дополнительного дискриминатора с оперативной коммутацией выходов дискриминаторов по ходу выполнения программы контроля.

Устройство для контроля параметров ферритовых сердечников запоминающей матрицы, содержащее блок синхронизации, первый выход которого соединен 4s с входами первого формирователя и счетчика циклов, с первыми входами блока считывания, блока сравнения, второго формирователя и выходного регистра, второй вход блока сравнения соединен с выходом входного регистра, а первый выход " с вторым входом второго формирователя, первый и второй выходы первого формирователя и выход выходного регистра являются соответственно первым, вторым и третьим выходами устройства, а второй вход блока считывания является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит управляющий триггер, первый и второй коммутаторы, сумматор-вычитатель и третий формирователь, при этом первый вход второго коммутатора соединен с вторым выходом блока синхронизации, второй вход - с выходом счетчика циклов, третий входс выходом управляющего триггера и с первыми входами первого коммутатора и третьего формирователя, а выход— с входом блока синхронизации, второй вход третьего формирователя соединен с первым выходом блока синхронизации, а выход - с первым входом сумматоравычитателя, второй вход которого подключен к выходу блока считывания, третий вход - к первому выходу блока синхронизации, а выход - к третьему входу блока сравнения, второй выход которого соединен с первым входом управляющего триггера, к вторым входам управляющего триггера и первого коммутатора подключен первый выход блока, синхронизации, третий и четвертый входы первого коммутатора соответственно подключены к второму входу и выходу второго формирователя, а выход первого коммутатора соединен с вторым входом выходного регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 633074, кл. G 11 С 29/00, 1978.

2. Стенд проверки параметров матриц запоминающих устройств ферритовых

ППМ ЗУФ-БМ2.760.169.-Отчет ИРП, 1975 (прототип).

963110

Составитель В. Вакар

Техред Ж.Кастелевич КорректорE° - Рококо

Редактор Ю. Середа

Заказ 7526/77

Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал flllll "Патент", г. Ужгород, ул. Проектная, 4